組合邏輯電路課程設(shè)計_第1頁
組合邏輯電路課程設(shè)計_第2頁
組合邏輯電路課程設(shè)計_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、數(shù)字電路組合邏輯電路設(shè)計設(shè)計一個多通道數(shù)據(jù)分時傳送系統(tǒng)。提示：多通道數(shù)據(jù)分時傳送系統(tǒng)原理是，通過數(shù)據(jù)選擇器將并行數(shù)據(jù)分時一一送出，再通過 數(shù)據(jù)分配器（用譯碼器實現(xiàn)）將接收到的串行數(shù)據(jù)分配到其各個相應(yīng)的輸出端口，從而恢復(fù)原 來的并行數(shù)據(jù).數(shù)據(jù)分配器選用74 154,為416線譯碼器，數(shù)據(jù)選擇器選用74 151A,為 8選1數(shù)據(jù)選擇器。具體要求：1）列出真值表；2）畫出邏輯圖；3）試用Verilog HDL進行仿真；1、真值表設(shè)原并行數(shù)據(jù)為0010 0100 0011 1110輸入輸出A3A2A1A0F0F1F2F3F4F5F6F7F8F9F10F11F12F13F14F1500000*0001*

2、0*0010*1*0011*0*0100*0*0101*1*0110*0*0111*0*1000*0*1001*0*1010*1*1011*1*1100*1*1101*1*1110*1*1111*02、邏輯圖3、Verilog HDL 仿真波形圖：（此時輸入為：0010 0100 0011 1110）Interval:20.0 ns60. 0 ns18.533 gV：dlue18.53Pointer:英N：=jrieA3涔1A2暗羅Al3虹I%矽4F0T整5Fl36F2踏TF3枝弓F4咬9F5假10F&_/ 11FT_/ 12F8涉1-3F9_/ 14F10降15Fll_/ 16F12、3 17F13略18F1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論