微型計算機技術與匯編語言程序設計：ch12-1存儲器及其接口

1、PAGE 存儲器及其接口本章學習目標:掌握半導體存儲器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過程。掌握SRAM、DRAM芯片的組成特點、工作過程、典型芯片的引腳信號、了解DRAM刷新的基本概念。掌握半導體存儲器的主要技術指標、芯片的擴充、CPU與半導體存儲器間的連接。了解Cache的基本概念、特點、在系統(tǒng)中的位置。 簡介存儲器就是用來存儲程序和數(shù)據(jù)的，程序和數(shù)據(jù)都是信息的表現(xiàn)形式。按照存取速度和用途可把存儲器分為兩大類：內(nèi)存儲器（簡稱內(nèi)存，又稱主存儲器）和外存儲器。存儲器的容量越大，記憶的信息也就越多，計算機的功能也就越強。存儲器的邏輯結構示意圖半導體存儲器的分類1RAM的種

2、類：在RAM中，按工藝可分為雙極型和MOS型兩大類。用MOS器件構成的RAM，可分為靜態(tài)RAM和動態(tài)RAM兩種。2ROM的種類：1）掩膜ROM；2）可編程的只讀存儲器PROM；3）可擦除的EPROM；4）電擦除的PROM；5）快速擦寫存儲器Flash Memory 又稱快閃存儲器半導體存儲器的分類半導體存儲器的主要性能指標（1）存儲容量 （2）存儲速度（3）只讀性 （4）功耗（5）易失性 （6）價格（7）可靠性 半導體存儲芯片的一般結構譯碼方式:單譯碼方式, 雙譯碼方式隨機存儲器(RAM)靜態(tài)存儲器SRAM六管基本存儲電路單元動態(tài)存儲器DRAM只讀存儲器ROM, PROM, EPROM, EE

3、PROM, FLASH MEMORYCPU與存儲器的連接CPU與存儲器的連接時應注意的問題總線驅(qū)動能力時序配合CPU的時序與存儲器的存取速度之間的配合.數(shù)據(jù)線的連接地址線的連接全譯碼法部分譯碼法線選法讀寫控制線的連接CPUMROM與RAM地址分配地址譯碼器74LS138譯碼器74LS138的真值表譯碼器的應用(1)數(shù)據(jù)寬度擴展(無譯碼器)用10241位的芯片組成1024x8 RAM的方框圖(2)單元數(shù)擴展(用地址線高位進行譯碼,用于選擇芯片)用8K8位的芯片組成64Kx8 存儲器方框圖(3)數(shù)據(jù)位寬度擴展,單元數(shù)擴展用2564位的芯片組成1024x8 RAM的方框圖(4)1Kx4 RAM芯片組

4、成4Kx8存儲器(線選法)(5) 1Kx4 RAM芯片組成4Kx8存儲器(部分譯碼法)(6) 1Kx4 RAM芯片組成4Kx8存儲器(全譯碼法)PROM地址譯碼器PLD可編程譯碼器 16位微機系統(tǒng)中的內(nèi)存儲器接口/BHE, A0 組合來選擇2個存儲體：偶存儲體、奇存儲體 32位微機系統(tǒng)中的內(nèi)存儲器接口/BE0，/BE1，/BE2，/BE3，/MWTC組合選擇4個存儲體以決定進行8位，16位，32位操作。 64位微機系統(tǒng)中的內(nèi)存儲器接口/BE0，/BE1，/BE2，。/BE7，/MWTC組合選擇8個存儲體。高速緩沖存儲器Cache什么是Cache?為什么要用Cache?CPUCache主M虛M用

5、多級的的存儲結構解決價格速度容量的平衡。3為什么用Cache可以提高CPU對存儲器的讀寫速度？程序局部性原理。Cache工作原理Cache及主M地址組成的部分主存有n條地址線,主存容量為2n ;把主存劃分為大小相等的2m塊, 每塊有2n-m (=2r)個單元。Cache有p條地址線,主存容量為2p ;把主存劃分為大小相等的2c塊, 每塊有2p-c (=2r)個單元;主M中的某一塊放入Cache中的某一塊中。塊號的變換。如何替換？如何查找？如何映射？如何保持一致性？Cache的基本結構Cache的工作過程地址映像全相聯(lián)映射主M中的任意一塊可以放入Cache中的任意塊中。CAM中保存塊號或主存中塊的起始地址(=m000, 其中有r個0)標記。直接映射主存中每一塊只能裝入到Cache中的唯一的特定位置。N路組相聯(lián)映射是全相聯(lián)映射與直接映射的一種折衷方法。有N個Cache,主存的分為多個區(qū)(組)，區(qū)與Cache是全相聯(lián)映射，同一區(qū)內(nèi)不同塊之間是直接映射。6替換算法近期最少作用算法(LRU)Cache每塊一個計數(shù)器，命中計