華為-硬件工程師手冊(全)

1、硬件工程師手冊目錄TOC o 1-5 h z HYPERLINK l bookmark2 o Current Document 第一章概述3 HYPERLINK l bookmark4 o Current Document 第一節(jié)硬件開發(fā)過程簡介3 HYPERLINK l bookmark6 o Current Document 1.1.1硬件開發(fā)的基本過程4 HYPERLINK l bookmark8 o Current Document 1.1.2硬件開發(fā)的規(guī)范化4 HYPERLINK l bookmark10 o Current Document 第二節(jié)硬件工程師職責與基本技能4 HYP

2、ERLINK l bookmark12 o Current Document 1.2.1硬件工程師職責4 HYPERLINK l bookmark14 o Current Document 1.2.1硬件工程師基本素質(zhì)與技術(shù)5 HYPERLINK l bookmark16 o Current Document 第二章硬件開發(fā)規(guī)范化管理5 HYPERLINK l bookmark18 o Current Document 第一節(jié)硬件開發(fā)流程5 HYPERLINK l bookmark20 o Current Document 3.1.1硬件開發(fā)流程文件介紹5 HYPERLINK l bookma

3、rk22 o Current Document 3.2.2硬件開發(fā)流程詳解6 HYPERLINK l bookmark24 o Current Document 第二節(jié)硬件開發(fā)文檔規(guī)范9 HYPERLINK l bookmark26 o Current Document 2.2.1硬件開發(fā)文檔規(guī)范文件介紹9 HYPERLINK l bookmark28 o Current Document 2.2.2硬件開發(fā)文檔編制規(guī)范詳解10 HYPERLINK l bookmark30 o Current Document 第三節(jié)與硬件開發(fā)相關(guān)的流程文件介紹11 HYPERLINK l bookmark3

4、2 o Current Document 3.3.1項目立項流程：1-1- HYPERLINK l bookmark34 o Current Document 3.3.2項目實施管理流程：12 HYPERLINK l bookmark36 o Current Document 3.3.3軟件開發(fā)流程：12 HYPERLINK l bookmark38 o Current Document 3.3.4系統(tǒng)測試工作流程：12 HYPERLINK l bookmark40 o Current Document 3.3.5中試接口流程12 HYPERLINK l bookmark42 o Curren

5、t Document 3.3.6內(nèi)部驗收流程13 HYPERLINK l bookmark44 o Current Document 第三章硬件EMC設計規(guī)范13 HYPERLINK l bookmark46 o Current Document 第一節(jié)cad輔助設計14 HYPERLINK l bookmark48 o Current Document 第二節(jié)可編程器件的使用19 HYPERLINK l bookmark50 o Current Document 3.2.1FPGA產(chǎn)品性能和技術(shù)參數(shù)19 HYPERLINK l bookmark52 o Current Document 3.

6、2.2FPGA的開發(fā)工具的使用：22 HYPERLINK l bookmark54 o Current Document 3.2.3EPLD產(chǎn)品性能和技術(shù)參數(shù)23 HYPERLINK l bookmark74 o Current Document 3.2.4MAX+PLUSII開發(fā)工具26 HYPERLINK l bookmark128 o Current Document 3.2.5VHDL語音33第三節(jié)常用的接口及總線設計42 HYPERLINK l bookmark130 o Current Document 3.3.1接口標準：42 HYPERLINK l bookmark132 o

7、Current Document 3.3.2串口設計：43 HYPERLINK l bookmark134 o Current Document 3.3.3并口設計及總線設計：44 HYPERLINK l bookmark136 o Current Document 3.3.4RS-232接口總線44 HYPERLINK l bookmark138 o Current Document 3.3.5RS-422和RS423標準接口聯(lián)接方法45 HYPERLINK l bookmark140 o Current Document 3.3.6RS485標準接口與聯(lián)接方法45 HYPERLINK l

8、bookmark142 o Current Document 3.3.720mA電流環(huán)路串行接口與聯(lián)接方法47 HYPERLINK l bookmark144 o Current Document 第四節(jié)單板硬件設計指南48 HYPERLINK l bookmark146 o Current Document 3.4.1電源濾波：48 HYPERLINK l bookmark148 o Current Document 3.4.2帶電插拔座：48 HYPERLINK l bookmark150 o Current Document 3.4.3上下拉電阻：49 HYPERLINK l bookm

9、ark152 o Current Document 3.4.4ID的標準電路49 HYPERLINK l bookmark154 o Current Document 3.4.5高速時鐘線設計50 HYPERLINK l bookmark156 o Current Document 3.4.6接口驅(qū)動及支持芯片51 HYPERLINK l bookmark158 o Current Document 3.4.7復位電路51 HYPERLINK l bookmark160 o Current Document 3.4.8Watchdog電路52 HYPERLINK l bookmark162 o

10、 Current Document 3.4.9單板調(diào)試端口設計及常用儀器53 HYPERLINK l bookmark164 o Current Document 第五節(jié)邏輯電平設計與轉(zhuǎn)換54 HYPERLINK l bookmark166 o Current Document 3.5.1TTL、ECL、PECL、CMOS標準54 HYPERLINK l bookmark172 o Current Document 3.5.2TTL、ECL、MOS互連與電平轉(zhuǎn)換66第六節(jié)母板設計指南67 HYPERLINK l bookmark174 o Current Document 3.6.1公司常用母

11、板簡介67 HYPERLINK l bookmark176 o Current Document 3.6.2高速傳線理論與設計70 HYPERLINK l bookmark180 o Current Document 3.6.3總線阻抗匹配、總線驅(qū)動與端接763.6.4布線策略與電磁干擾79 HYPERLINK l bookmark188 o Current Document 第七節(jié)單板軟件開發(fā)81 HYPERLINK l bookmark190 o Current Document 3.7.1常用CPU介紹81 HYPERLINK l bookmark192 o Current Docume

12、nt 3.7.2開發(fā)環(huán)境82 HYPERLINK l bookmark194 o Current Document 3.7.3單板軟件調(diào)試82 HYPERLINK l bookmark196 o Current Document 3.7.4編程規(guī)范82 HYPERLINK l bookmark208 o Current Document 第八節(jié)硬件整體設計88 HYPERLINK l bookmark210 o Current Document 3.8.1接地設計88 HYPERLINK l bookmark212 o Current Document 3.8.2電源設計91 HYPERLIN

13、K l bookmark218 o Current Document 第九節(jié)時鐘、同步與時鐘分配95 HYPERLINK l bookmark220 o Current Document 3.9.1時鐘信號的作用95 HYPERLINK l bookmark222 o Current Document 3.9.2時鐘原理、性能指標、測試1-0-2 HYPERLINK l bookmark224 o Current Document 第十節(jié)DSP技術(shù)108 HYPERLINK l bookmark226 o Current Document 3.10.1DSP概述108 HYPERLINK l

14、bookmark228 o Current Document 3.10.2DSP的特點與應用-109 HYPERLINK l bookmark230 o Current Document 3.10.3TMS320C54XDSP硬件結(jié)構(gòu)110 HYPERLINK l bookmark232 o Current Document 3.10.4TMS320C54X的軟件編程114 HYPERLINK l bookmark234 o Current Document 第四章常用通信協(xié)議及標準120第一節(jié)國際標準化組織1-2-04.1.1ISO1-2-0- HYPERLINK l bookmark240

15、 o Current Document 4.1.2CCITT及ITU-T1214.1.3IEEE1-2-1-4.1.4ETSI1-2-1-4.1.5ANSI1-2-2-4.1.6TIA/EIA1-2-2-4.1.7Bellcore1-2-2TOC o 1-5 h z HYPERLINK l bookmark252 o Current Document 第二節(jié)硬件開發(fā)常用通信標準1-2-2 HYPERLINK l bookmark254 o Current Document 4.2.1ISO開放系統(tǒng)互聯(lián)模型1-22 HYPERLINK l bookmark256 o Current Docume

16、nt 4.2.2CCITTG系列建議1-23 HYPERLINK l bookmark258 o Current Document 4.2.3I系列標準1-25 HYPERLINK l bookmark260 o Current Document 4.2.4V系列標準1-25 HYPERLINK l bookmark262 o Current Document 4.2.5TIA/EIA系列接口標準1-2-8 HYPERLINK l bookmark264 o Current Document 4.2.5CCITTX系列建議1-30參考文獻1-3-2- HYPERLINK l bookmark2

17、66 o Current Document 第五章物料選型與申購132第一節(jié)物料選型的基本原則1-3-2 HYPERLINK l bookmark270 o Current Document 第二節(jié)IC的選型134第三節(jié)阻容器件的選型1-3-7第四節(jié)光器件的選用1-4-1第五節(jié)物料申購流程1-4-4第六節(jié)接觸供應商須知1-4-5第七節(jié)MRPII及BOM基礎(chǔ)和使用146第一章概述第一節(jié)硬件開發(fā)過程簡介1.1.1硬件開發(fā)的基本過程產(chǎn)品硬件項目的開發(fā)，首先是要明確硬件總體需求情況，如CPU處理能力、存儲容量及速度，I/O端口的分配、接口要求、電平要求、特殊電路（厚膜等）要求等等。其次，根據(jù)需求分析制

18、定硬件總體方案，尋求關(guān)鍵器件及電咱的技術(shù)資料、技術(shù)途徑、技術(shù)支持，要比較充分地考慮技術(shù)可能性、可靠性以及成本控制，并對開發(fā)調(diào)試工具提出明確的要求。關(guān)鍵器件索取樣品。第三、總體方案確定后，作硬件和單板軟件的詳細設計，包括繪制硬件原理圖、單板軟件功能框圖及編碼、PCB布線，同時完成開發(fā)物料清單、新器件編碼申請、物料申領(lǐng)。第四，領(lǐng)回PCB板及物料后由焊工焊好12塊單板，作單板調(diào)試，對原理設計中的各功能進行調(diào)測，必要時修改原理圖并作記錄。第五，軟硬件系統(tǒng)聯(lián)調(diào)，一般的單板需硬件人員、單板軟件人員的配合，特殊的單板（如主機板）需比較大型軟件的開發(fā)，參與聯(lián)調(diào)的軟件人員更多。一般地，經(jīng)過單板調(diào)試后在原理及PC

19、B布線方面有些調(diào)整，需第二次投板。第六，內(nèi)部驗收及轉(zhuǎn)中試，硬件項目完成開發(fā)過程。1.1.2硬件開發(fā)的規(guī)范化上節(jié)硬件開發(fā)的基本過程應遵循硬件開發(fā)流程規(guī)范文件執(zhí)行，不僅如此，硬件開發(fā)涉及到技術(shù)的應用、器件的選擇等，必須遵照相應的規(guī)范化措施才能達到質(zhì)量保障的要求。這主要表現(xiàn)在，技術(shù)的采用要經(jīng)過總體組的評審，器件和廠家的選擇要參照物料認證部的相關(guān)文件，開發(fā)過程完成相應的規(guī)定文檔，另外，常用的硬件電路（如ID.WDT）要采用通用的標準設計。第二節(jié)硬件工程師職責與基本技能1.2.1硬件工程師職責一個技術(shù)領(lǐng)先、運行可靠的硬件平臺是公司產(chǎn)品質(zhì)量的基礎(chǔ)，硬件工程師職責神圣，責任重大。1、硬件工程師應勇于嘗試新的

20、先進技術(shù)之應用，在產(chǎn)品硬件設計中大膽創(chuàng)新。2、堅持采用開放式的硬件架構(gòu)，把握硬件技術(shù)的主流和未來發(fā)展，在設計中考慮將來的技術(shù)升級。3、充分利用公司現(xiàn)有的成熟技術(shù)，保持產(chǎn)品技術(shù)上的繼承性。4、在設計中考慮成本，控制產(chǎn)品的性能價格比達至最優(yōu)。5、技術(shù)開放，資源共享，促進公司整體的技術(shù)提升。1.2.1硬件工程師基本素質(zhì)與技術(shù)硬件工程師應掌握如下基本技能：第一、由需求分析至總體方案、詳細設計的設計創(chuàng)造能力；第二、熟練運用設計工具，設計原理圖、EPLD、FPGA調(diào)試程序的能力；第三、運用仿真設備、示波器、邏輯分析儀調(diào)測硬件的能力；第四、掌握常用的標準電路的設計能力，如ID電路、WDT電路、n型濾波電路、

21、高速信號傳輸線的匹配電路等；第五、故障定位、解決問題的能力；第六、文檔的寫作技能；第七、接觸供應商、保守公司機密的技能。第二章硬件開發(fā)規(guī)范化管理第一節(jié)硬件開發(fā)流程3.1.1硬件開發(fā)流程文件介紹在公司的規(guī)范化管理中，硬件開發(fā)的規(guī)范化是一項重要內(nèi)容。硬件開發(fā)規(guī)范化管理是在公司的硬件開發(fā)流程及相關(guān)的硬件開發(fā)文檔規(guī)范、PCB投板流程等文件中規(guī)劃的。硬件開發(fā)流程是指導硬件工程師按規(guī)范化方式進行開發(fā)的準則，規(guī)范了硬件開發(fā)的全過程。硬件開發(fā)流程制定的目的是規(guī)范硬件開發(fā)過程控制，硬件開發(fā)質(zhì)量，確保硬件開發(fā)能按預定目的完成。公司硬件開發(fā)流程的文件編號為4/QM-RSD009,生效時間為1997年月21日。硬件開

22、發(fā)流程不但規(guī)范化了硬件開發(fā)的全過程，同時也從總體上，規(guī)定了硬件開發(fā)所應完成的任務。做為一名硬件工程師深刻領(lǐng)會硬件開發(fā)流程中各項內(nèi)容,在日常工作中自覺按流程辦事,是非常重要的,否則若大一個公司就會走向混亂。所有硬件工程師應把學流程、按流程辦事、發(fā)展完善流程、監(jiān)督流程的執(zhí)行作為自己的一項職責,為公司的管理規(guī)范化做出的貢獻。3.2.2硬件開發(fā)流程詳解硬件開發(fā)流程對硬件開發(fā)的全過程進行了科學分解,規(guī)范了硬件開發(fā)的五大任務。硬件需求分析硬件系統(tǒng)設計硬件開發(fā)及過程控制系統(tǒng)聯(lián)調(diào)文檔歸檔及驗收申請。硬件開發(fā)真正起始應在立項后,即接到立項任務書后,但在實際工作中,許多項目在立項前已做了大量硬件設計工作。立項完成

23、后,項目組就已有了產(chǎn)品規(guī)格說明書,系統(tǒng)需求說明書及項目總體方案書,這些文件都已進行過評審。項目組接到任務后,首先要做的硬件開發(fā)工作就是要進行硬件需求分析,撰寫硬件需求規(guī)格說明書。硬件需求分析在整個產(chǎn)品開發(fā)過程中是非常重要的一環(huán),硬件工程師更應對這一項內(nèi)容加以重視。一項產(chǎn)品的性能往往是由軟件和硬件共同完成的,哪些是由硬件完成,哪些是由軟件完成,項目組必須在需求時加以細致考慮。硬件需求分析還可以明確硬件開發(fā)任務。并從總體上論證現(xiàn)在的硬件水平,包括公司的硬件技術(shù)水平是否能滿足需求。硬件需求分析主要有下列內(nèi)容。系統(tǒng)工程組網(wǎng)及使用說明基本配置及其互連方法運行環(huán)境硬件整體系統(tǒng)的基本功能和主要性能指標硬件分

24、系統(tǒng)的基本功能和主要功能指標功能模塊的劃分關(guān)鍵技術(shù)的攻關(guān)外購硬件的名稱型號、生產(chǎn)單位、主要技術(shù)指標主要儀器設備內(nèi)部合作，對外合作，國內(nèi)外同類產(chǎn)品硬件技術(shù)介紹可靠性、穩(wěn)定性、電磁兼容討論電源、工藝結(jié)構(gòu)設計硬件測試方案從上可見，硬件開發(fā)總體方案，把整個系統(tǒng)進一步具體化。硬件開發(fā)總體設計是最重要的環(huán)節(jié)之一?？傮w設計不好，可能出現(xiàn)致命的問題，造成的損失有許多是無法挽回的。另外，總體方案設計對各個單板的任務以及相關(guān)的關(guān)系進一步明確，單板的設計要以總體設計方案為依據(jù)。而產(chǎn)品的好壞特別是系統(tǒng)的設計合理性、科學性、可靠性、穩(wěn)定性與總體設計關(guān)系密切。硬件需求分析和硬件總體設計完成后，總體辦和管理辦要對其進行評審

25、。一個好的產(chǎn)品，特別是大型復雜產(chǎn)品，總體方案進行反復論證是不可缺少的。只有經(jīng)過多次反復論證的方案，才可能成為好方案。進行完硬件需求分析后，撰寫的硬件需求分析書，不但給出項目硬件開發(fā)總的任務框架，也引導項目組對開發(fā)任務有更深入的和具體的分析，更好地來制定開發(fā)計劃。硬件需求分析完成后，項目組即可進行硬件總體設計，并撰寫硬件總體方案書。硬件總體設計的主要任務就是從總體上進一步劃分各單板的功能以及硬件的總體結(jié)構(gòu)描述，規(guī)定各單板間的接口及有關(guān)的技術(shù)指標。硬件總體設計主要有下列內(nèi)容：系統(tǒng)功能及功能指標系統(tǒng)總體結(jié)構(gòu)圖及功能劃分單板命名系統(tǒng)邏輯框圖組成系統(tǒng)各功能塊的邏輯框圖，電路結(jié)構(gòu)圖及單板組成單板邏輯框圖和

26、電路結(jié)構(gòu)圖關(guān)鍵技術(shù)討論關(guān)鍵器件總體審查包括兩部分，一是對有關(guān)文檔的格式，內(nèi)容的科學性，描述的準確性以及詳簡情況進行審查。再就是對總體設計中技術(shù)合理性、可行性等進行審查。如果評審不能通過，項目組必須對自己的方案重新進行修訂。硬件總體設計方案通過后，即可著手關(guān)鍵器件的申購，主要工作由項目組來完成，計劃處總體辦進行把關(guān)。關(guān)鍵元器件往往是一個項目能否順利實施的重要目標。關(guān)鍵器件落實后，即要進行結(jié)構(gòu)電源設計、單板總體設計。結(jié)構(gòu)電源設計由結(jié)構(gòu)室、MBC等單位協(xié)作完成，項目組必須準確地把自己的需求寫成任務書，經(jīng)批準后送達相關(guān)單位。單板總體設計需要項目與CAD配合完成。單板總體設計過程中，對電路板的布局、走線

27、的速率、線間干擾以及EMI等的設計應與CAD室合作。CAD室可利用相應分析軟件進行輔助分析。單板總體設計完成后，出單板總體設計方案書?？傮w設計主要包括下列內(nèi)容：單板在整機中的的位置：單板功能描述單板尺寸單板邏輯圖及各功能模塊說明單板軟件功能描述單板軟件功能模塊劃分接口定義及與相關(guān)板的關(guān)系重要性能指標、功耗及采用標準開發(fā)用儀器儀表等每個單板都要有總體設計方案，且要經(jīng)過總體辦和管理辦的聯(lián)系評審。否則要重新設計。只有單板總體方案通過后，才可以進行單板詳細設計。單板詳細設計包括兩大部分：單板軟件詳細設計單板硬件詳細設計單板軟、硬件詳細設計，要遵守公司的硬件設計技術(shù)規(guī)范，必須對物料選用，以及成本控制等上

28、加以注意。本書其他章節(jié)的大部分內(nèi)容都是與該部分有關(guān)的，希望大家在工作中不斷應用，不斷充實和修正，使本書內(nèi)容更加豐富和實用。不同的單板，硬件詳細設計差別很大。但應包括下列部分：單板整體功能的準確描述和模塊的精心劃分。接口的詳細設計。關(guān)鍵元器件的功能描述及評審，元器件的選擇。符合規(guī)范的原理圖及PCB圖。對PCB板的測試及調(diào)試計劃。單板詳細設計要撰寫單板詳細設計報告。詳細設計報告必須經(jīng)過審核通過。單板軟件的詳細設計報告由管理辦組織審查，而單板硬件的詳細設計報告，則要由總體辦、管理辦、CAD室聯(lián)合進行審查，如果審查通過，方可進行PCB板設計，如果通不過，則返回硬件需求分析處，重新進行整個過程。這樣做的

29、目的在于讓項目組重新審查一下，某個單板詳細設計通不過，是否會引起項目整體設計的改動。如單板詳細設計報告通過，項目組一邊要與計劃處配合準備單板物料申購，一方面進行PCB板設計。PCB板設計需要項目組與CAD室配合進行，PCB原理圖是由項目組完成的，而PCB畫板和投板的管理工作都由CAD室完成。PCB投板有專門的PCB樣板流程。PCB板設計完成后，就要進行單板硬件過程調(diào)試，調(diào)試過程中要注意多記錄、總結(jié)，勤于整理，寫出單板硬件過程調(diào)試文檔。當單板調(diào)試完成，項目組要把單板放到相應環(huán)境進行單板硬件測試，并撰寫硬件測試文檔。如果PCB測試不通過，要重新投板，則要由項目組、管理辦、總體辦、CAD室聯(lián)合決定。

30、在結(jié)構(gòu)電源，單板軟硬件都已完成開發(fā)后，就可以進行聯(lián)調(diào)，撰寫系統(tǒng)聯(lián)調(diào)報告。聯(lián)調(diào)是整機性能提高，穩(wěn)定的重要環(huán)節(jié)，認真周到的聯(lián)調(diào)可以發(fā)現(xiàn)各單板以及整體設計的不足，也是驗證設計目的是否達到的唯一方法。因此，聯(lián)調(diào)必須預先撰寫聯(lián)調(diào)計劃，并對整個聯(lián)調(diào)過程進行詳細記錄。只有對各種可能的環(huán)節(jié)驗證到才能保證機器走向市場后工作的可靠性和穩(wěn)定性。聯(lián)調(diào)后，必須經(jīng)總體辦和管理辦，對聯(lián)調(diào)結(jié)果進行評審，看是不是符合設計要求。如果不符合設計要求將要返回去進行優(yōu)化設計。如果聯(lián)調(diào)通過，項目要進行文件歸檔，把應該歸檔的文件準備好，經(jīng)總體辦、管理辦評審，如果通過，才可進行驗收?？傊布_發(fā)流程是硬件工程師規(guī)范日常開發(fā)工作的重要依據(jù)，

31、全體硬件工程師必須認真學習。第二節(jié)硬件開發(fā)文檔規(guī)范2.2.1硬件開發(fā)文檔規(guī)范文件介紹為規(guī)范硬件開發(fā)過程中文檔的編寫，明確文檔的格式和內(nèi)容，規(guī)定硬件開發(fā)過程中所需文檔清單，與硬件開發(fā)流程對應制定了硬件開發(fā)文檔編制規(guī)范。開發(fā)人員在寫文檔時往往會漏掉一些該寫的內(nèi)容，編制規(guī)范在開發(fā)人員寫文檔時也有一定的提示作用。硬件開發(fā)文檔編制規(guī)范適用于中央研究部立項項目硬件系統(tǒng)的開發(fā)階段及測試階段的文檔編制。規(guī)范中共列出以下文檔的規(guī)范：硬件需求說明書硬件總體設計報告單板總體設計方案單板硬件詳細設計單板軟件詳細設計單板硬件過程調(diào)試文檔單板軟件過程調(diào)試文檔單板系統(tǒng)聯(lián)調(diào)報告單板硬件測試文檔單板軟件歸檔詳細文檔單板軟件歸檔

32、詳細文檔硬件總體方案歸檔詳細文檔硬件單板總體方案歸檔詳細文檔硬件信息庫這些規(guī)范的具體內(nèi)容可在HUAWEI服務器中的“中研部IS09000資料庫”中找到，對應每個文檔規(guī)范都有相應的模板可供開發(fā)人員在寫文檔時“填空”使用。模塊在rndI服務器中的文檔管理數(shù)據(jù)庫中。2.2.2硬件開發(fā)文檔編制規(guī)范詳解1、硬件需求說明書硬件需求說明書是描寫硬件開發(fā)目標，基本功能、基本配置，主要性能指標、運行環(huán)境，約束條件以及開發(fā)經(jīng)費和進度等要求，它的要求依據(jù)是產(chǎn)品規(guī)格說明書和系統(tǒng)需求說明書。它是硬件總體設計和制訂硬件開發(fā)計劃的依據(jù)，具體編寫的內(nèi)容有：系統(tǒng)工程組網(wǎng)及使用說明、硬件整體系統(tǒng)的基本功能和主要性能指標、硬件分系

33、統(tǒng)的基本功能和主要性能指標以及功能模塊的劃分等。2、硬件總體設計報告硬件總體設計報告是根據(jù)需求說明書的要求進行總體設計后出的報告，它是硬件詳細設計的依據(jù)。編寫硬件總體設計報告應包含以下內(nèi)容：系統(tǒng)總體結(jié)構(gòu)及功能劃分，系統(tǒng)邏輯框圖、組成系統(tǒng)各功能模塊的邏輯框圖，電路結(jié)構(gòu)圖及單板組成，單板邏輯框圖和電路結(jié)構(gòu)圖，以及可靠性、安全性、電磁兼容性討論和硬件測試方案等。3、單板總體設計方案在單板的總體設計方案定下來之后應出這份文檔，單板總體設計方案應包含單板版本號，單板在整機中的位置、開發(fā)目的及主要功能，單板功能描述、單板邏輯框圖及各功能模塊說明，單板軟件功能描述及功能模塊劃分、接口簡單定義與相關(guān)板的關(guān)系，

34、主要性能指標、功耗和采用標準。4、單板硬件詳細設計在單板硬件進入到詳細設計階段，應提交單板硬件詳細設計報告。在單板硬件詳細設計中應著重體現(xiàn)：單板邏輯框圖及各功能模塊詳細說明，各功能模塊實現(xiàn)方式、地址分配、控制方式、接口方式、存貯器空間、中斷方式、接口管腳信號詳細定義、時序說明、性能指標、指示燈說明、外接線定義、可編程器件圖、功能模塊說明、原理圖、詳細物料清單以及單板測試、調(diào)試計劃。有時候一塊單板的硬件和軟件分別由兩個開發(fā)人員開發(fā)，因此這時候單板硬件詳細設計便為軟件設計者提供了一個詳細的指導，因此單板硬件詳細設計報告至關(guān)重要。尤其是地址分配、控制方式、接口方式、中斷方式是編制單板軟件的基礎(chǔ)，一定

35、要詳細寫出。5、單板軟件詳細設計在單板軟件設計完成后應相應完成單板軟件詳細設計報告，在報告中應列出完成單板軟件的編程語言，編譯器的調(diào)試環(huán)境，硬件描述與功能要求及數(shù)據(jù)結(jié)構(gòu)等。要特別強調(diào)的是：要詳細列出詳細的設計細節(jié)，其中包括中斷、主程序、子程序的功能、入口參數(shù)、出口參數(shù)、局部變量、函數(shù)調(diào)用和流程圖。在有關(guān)通訊協(xié)議的描述中，應說明物理層，鏈路層通訊協(xié)議和高層通訊協(xié)議由哪些文檔定義。6、單板硬件過程調(diào)試文檔開發(fā)過程中，每次所投PCB板，工程師應提交一份過程文檔，以便管理階層了解進度，進行考評，另外也給其他相關(guān)工程師留下一份有參考價值的技術(shù)文檔。每次所投PCB板時應制作此文檔。這份文檔應包括以下內(nèi)容：

36、單板硬件功能模塊劃分，單板硬件各模塊調(diào)試進度，調(diào)試中出現(xiàn)的問題及解決方法，原始數(shù)據(jù)記錄、系統(tǒng)方案修改說明、單板方案修改說明、器件改換說明、原理圖、PCB圖修改說明、可編程器件修改說明、調(diào)試工作階段總結(jié)、調(diào)試進展說明、下階段調(diào)試計劃以及測試方案的修改。7、單板軟件過程調(diào)試文檔每月收集一次單板軟件過程調(diào)試文檔，或調(diào)試完畢（指不滿一月）收集，盡可能清楚，完整列出軟件調(diào)試修改過程。單板軟件過程調(diào)試文檔應當包括以下內(nèi)容：單板軟件功能模塊劃分及各功能模塊調(diào)試進度、單板軟件調(diào)試出現(xiàn)問題及解決、下階段的調(diào)試計劃、測試方案修改。8、單板系統(tǒng)聯(lián)調(diào)報告在項目進入單板系統(tǒng)聯(lián)調(diào)階段，應出單板系統(tǒng)聯(lián)調(diào)報告。單板系統(tǒng)聯(lián)調(diào)報

37、告包括這些內(nèi)容：系統(tǒng)功能模塊劃分、系統(tǒng)功能模塊調(diào)試進展、系統(tǒng)接口信號的測試原始記錄及分析、系統(tǒng)聯(lián)調(diào)中出現(xiàn)問題及解決、調(diào)試技巧集錦、整機性能評估等。9、單板硬件測試文檔在單板調(diào)試完之后，申請內(nèi)部驗收之前，應先進行自測以確保每個功能都能實現(xiàn)，每項指標都能滿足。自測完畢應出單板硬件測試文檔，單板硬件測試文檔包括以下內(nèi)容：單板功能模塊劃分、各功能模塊設計輸入輸出信號及性能參數(shù)、各功能模塊測試點確定、各測試參考點實測原始記錄及分析、板內(nèi)高速信號線測試原始記錄及分析、系統(tǒng)I/O口信號線測試原始記錄及分析，整板性能測試結(jié)果分析。10、硬件信息庫為了共享技術(shù)資料，我們希望建立一個共享資料庫，每一塊單板都希望將

38、的最有價值最有特色的資料歸入此庫。硬件信息庫包括以下內(nèi)容：典型應用電路、特色電路、特色芯片技術(shù)介紹、特色芯片的使用說明、驅(qū)動程序的流程圖、源程序、相關(guān)硬件電路說明、PCB布板注意事項、單板調(diào)試中出現(xiàn)的典型及解決、軟硬件設計及調(diào)試技巧。第三節(jié)與硬件開發(fā)相關(guān)的流程文件介紹與硬件開發(fā)相關(guān)的流程主要有下列幾個項目立項流程項目實施管理流程軟件開發(fā)流程系統(tǒng)測試工作流程中試接口流程內(nèi)部接收流程3.3.1項目立項流程：是為了加強立項管理及立項的科學性而制定的。其中包括立項的論證、審核分析，以期做到合理進行開發(fā)，合理進行資源分配，并對該立項前的預研過程進行規(guī)范和管理。立項時，對硬件的開發(fā)方案的審查是重要內(nèi)容。3

39、.3.2項目實施管理流程：主要定義和說明項目在立項后進行項目系統(tǒng)分析和總體設計以及軟硬件開發(fā)和內(nèi)部驗收等的過程和接口，并指出了開發(fā)過程中需形成的各種文檔。該流程包含著硬件開關(guān)、軟件開發(fā)、結(jié)構(gòu)和電源開發(fā)、物料申購并各分流程。3.3.3軟件開發(fā)流程：與硬件開發(fā)流程相對應的是軟件開發(fā)流程，軟件開發(fā)流程是對大型系統(tǒng)軟件開發(fā)規(guī)范化管理文件，流程目的在對軟件開發(fā)實施有效的計劃和管理，從而進一步提高軟件開發(fā)的工程化、系統(tǒng)化水平，提高XXXX公司軟件產(chǎn)品質(zhì)量和文檔管理水平，以保證軟件開發(fā)的規(guī)范性和繼承性。軟件開發(fā)與硬件結(jié)構(gòu)密切聯(lián)系在一起的。一個系統(tǒng)軟件和硬件是相互關(guān)聯(lián)著的。3.3.4系統(tǒng)測試工作流程：該流程規(guī)

40、定了在開發(fā)過程中系統(tǒng)測試過程，描述了系統(tǒng)測試所要執(zhí)行的功能，輸入、輸出的文件以及有關(guān)的檢查評審點。它規(guī)范了系統(tǒng)測試工作的行為，以提高系統(tǒng)測試的可控性，從而為系統(tǒng)質(zhì)量保證提供一個重要手段。項目立項完成，成立項目組的同時要成立對應的測試項目組。在整個開發(fā)過程中，測試可分為三個階段，單元測試、集成測試、系統(tǒng)測試。測試的主要對象為軟件系統(tǒng)。3.3.5中試接口流程中試涉及到中央研究部與中試部開發(fā)全過程。中研部在項目立項審核或項目立項后以書面文件通知中試部，中試部以此來確定是否參與該項目的測試及中試準備的相關(guān)人選，并在方案評審階段參與進來對產(chǎn)品的工藝、結(jié)構(gòu)、兼容性及可生產(chǎn)性等問題進行評審，在產(chǎn)品開發(fā)的后期

41、，項目組將中試的相關(guān)資料備齊，提交新產(chǎn)品準備中試聯(lián)絡單，由業(yè)務部、總體辦、中研計劃處審核后，提交中試部進行中試準備，在項目內(nèi)部驗收后轉(zhuǎn)中試，在中試過程中出現(xiàn)的中試問題，由中試部書面通知反饋給項目組，進行設計調(diào)整直至中試通過。由上可見中試將在產(chǎn)品設計到驗收后整個過程都將參與，在硬件開發(fā)上，也有許多方面要提早與中試進行聯(lián)系。甚至中試部直接參與有關(guān)的硬件開發(fā)和測試工程。3.3.6內(nèi)部驗收流程制定的目的是加強內(nèi)部驗收的規(guī)范化管理，加強設計驗證的控制，確保產(chǎn)品開發(fā)盡快進入中試和生產(chǎn)并順利推向市場。項目完成開發(fā)工作和文檔及相關(guān)技術(shù)資料后，首先準備測試環(huán)境，進行自測，并向總體辦遞交系統(tǒng)測試報告及項目驗收申請

42、表，總體辦審核同意項目驗收申請后，要求項目組確定測試項目，并編寫測試項目手冊。測試項目手冊要通過總體辦組織的評審，然后才組成專家進行驗收。由上可見，硬件開發(fā)過程中，必須提前準備好文檔及各種技術(shù)資料，同時在產(chǎn)品設計時就必須考慮到測試。第三章硬件EMC設計規(guī)范引言：本規(guī)范只簡紹EMC的主要原則與結(jié)論，為硬件工程師們在開發(fā)設計中拋磚引玉。電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC就圍繞這些問題進行研究。最基本的干擾抑制技術(shù)是屏蔽、濾波、接地。它們主要用來切斷干擾的傳輸途徑。廣義的電磁兼容控制技術(shù)包括抑制干擾源的發(fā)射和提高干擾接收器的敏感度，但已延伸到其他學科領(lǐng)域。本規(guī)范重點在單板的E

43、MC設計上，附帶一些必須的EMC知識及法則。在印制電路板設計階段對電磁兼容考慮將減少電路在樣機中發(fā)生電磁干擾。問題的種類包括公共阻抗耦合、串擾、高頻載流導線產(chǎn)生的輻射和通過由互連布線和印制線形成的回路拾取噪聲等。在高速邏輯電路里，這類問題特別脆弱，原因很多：1、電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁2、信號頻率較高，通過寄生電容耦合到步線較有效，串擾發(fā)生更容易；3、信號回路尺寸與時鐘頻率及其諧波的波長相比擬，輻射更加顯著。4、引起信號線路反射的阻抗不匹配問題。第一節(jié)CAD輔助設計一、總體概念及考慮1、五一五規(guī)則，即時鐘頻率到5MHz或脈沖上升時間小于5ns，則PCB板須采

44、用多層板。2、不同電源平面不能重疊。3、公共阻抗耦合問題。模型：I1S1I1I2I1S1I1I2V=1Z為電源I流經(jīng)地平面阻抗Z而在1號電路感應的噪聲電壓。N12G2G由于地平面電流可能由多個源產(chǎn)生，感應噪聲可能高過模電的靈敏度或數(shù)電的抗擾度。解決辦法：模擬與數(shù)字電路應有各自的回路，最后單點接地；電源線與回線越寬越好；縮短印制線長度；電源分配系統(tǒng)去耦。4、減小環(huán)路面積及兩環(huán)路的交鏈面積。5、一個重要思想是：PCB上的EMC主要取決于直流電源線的ZLL電源線分布電感與電容Cfg,好的濾波，L-0,減小發(fā)射及敏感。Z0pf/C=377(d/w)r/r),如果模型：屏蔽效能SE（dB）=反射損耗R（

45、dB）+吸收損耗A（dB）高頻射頻屏蔽的關(guān)鍵是反射，吸收是低頻磁場屏蔽的關(guān)鍵機理。2、工作頻率低于1MHz時，噪聲一般由電場或磁場引起，（磁場引起時干擾,一般在幾百赫茲以內(nèi)），1MHz以上，考慮電磁干擾。單板上的屏蔽實體包括變壓器、傳感器、放大器、DC/DC模塊等。更大的涉及單板間、子架、機架的屏蔽。3、靜電屏蔽不要求屏蔽體是封閉的，只要求高電導率材料和接地兩點。電磁屏蔽不要求接地，但要求感應電流在上有通路，故必須閉合。磁屏蔽要求高磁導率的材料做封閉的屏蔽體，為了讓渦流產(chǎn)生的磁通和干擾產(chǎn)生的磁通相消達到吸收的目的，對材料有厚度的要求。高頻情況下，三者可以統(tǒng)一，即用高電導率材料（如銅）封閉并接地

46、。4、對低頻，高電導率的材料吸收衰減少，對磁場屏蔽效果不好，需采用高磁導率的材料（如鍍鋅鐵）。5、磁場屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。6、磁耦合感應的噪聲電壓U=jwB.A.coso=jwM.I，（A為電路2閉合環(huán)路N1時面積；B為磁通密度；M為互感；I為干擾電路的電流。降低噪聲電壓，有兩個途1徑，對接收電路而言，B、A和COSO必須減?。粚Ω蓴_源而言，M和I1必須減小。雙絞線是個很好例子。它大大減小電路的環(huán)路面積，并同時在絞合的另一根芯線上產(chǎn)生相反的電動勢。7、防止電磁泄露的經(jīng)驗公式：縫隙尺寸入min/20。好的電纜屏蔽層覆視率應為70%以上。五、接地1、300KHz以下一般

47、單點接地，以上多點接地，混合接地頻率范圍50KHz10MHz。另一種分法是：0.05入單點接地；0.05入多點接地。2、好的接地方式：樹形接地多點接地。多級電路的接地選擇告近低電平端并按信號由小到大逐步移動的原則。單點接地接地點選在放大器等輸出端的地線上。4、對電纜屏蔽層，L0.15入時，一般均在輸出端單點接地。L0.15入時,則采用多點接地,一般屏蔽層按0.05入或0.1入間隔接地?；旌辖拥貢r,一端屏蔽層接地，一端通過電容接地。5、對于射頻電路接地，要求接地線盡量要短或者根本不用接線而實現(xiàn)接地最好的接地線是扁平銅編織帶。當?shù)鼐€長度是入/4波長的奇數(shù)倍時，阻抗會很高，同時相當入/4天線，向外輻

48、射干擾信號。6、單板內(nèi)數(shù)字地、模擬地有多個，只允許提供一個共地點。7、接地還包括當用導線作電源回線、搭接等內(nèi)容。六、濾波1、選擇EMI信號濾波器濾除導線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L型、n型。n型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號質(zhì)量。一個典型信號的頻譜：傅里葉變換f=f=f=打一丄2nTntr2、選擇交直流電源濾波器抑制內(nèi)外電源線上的傳導和輻射干擾，既防止EMI進入電網(wǎng)，危害其它電路，又保護設備自身。它不衰減工頻功率。DM（差摸）干擾在頻率1MHz時占

49、主導地位。CM在1MHz時，占主導地位。3、使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。4、盡可能對芯片的電源去耦(1-lOOnF),對進入板極的直流電源及穩(wěn)壓器和DC/DC轉(zhuǎn)換器的輸出進行濾波(uF)。去耦環(huán)路CminAiAt/VmaxVmax般取2%的干擾電平。注意減小電容引線電感,提高諧振頻率,高頻應用時甚至可以采取四芯電容。電容的選取是非常講究的問題，也是單板EMC控制的手段。七、其它單板的干擾抑制涉及的面很廣，從傳輸線的阻抗匹配到元器件的EMC控制，從生產(chǎn)工藝到扎線方法，從編碼技術(shù)到軟件抗干擾等。一個機器的孕育及誕生實際上是EMC工程。最主要需要工程

50、師們設計中注入EMC意識。第二節(jié)可編程器件的使用321FPGA產(chǎn)品性能和技術(shù)參數(shù)一、FPGA概念：用戶現(xiàn)場可編程門陣列FPGA器件(FieldProgrammableGateArray)是八十年代中期出現(xiàn)的新概念，是一種可由用戶自行定義配置的高容量密度的專用集成電路(ASIC)。FPGA概念由美國Xilinx公司首創(chuàng),成為九十年代集成電路產(chǎn)業(yè)銷售額增長速率最快的產(chǎn)品。與EPLD器件(ErasableProgrammableLogicDevices)相比，F(xiàn)PGA主要具有下述特點：EPLD器件為邏輯塊級可編程，而FPGA為邏輯門級可編程。EPLD器件由不同個數(shù)的宏單元(Macrocell)組合而

51、成，宏單元作為一個整體，其內(nèi)部連線相對固定，因此其編程靈活性及邏輯容量均受到限制FPGA為門級可編程，其編程靈活性與內(nèi)部邏輯容量遠大于EPLD。FPGA器件集成度高，陣列引腳數(shù)多，功耗低。FPGA器件具有用戶現(xiàn)場可編程的優(yōu)越特性。由于FPGA的現(xiàn)場可編程特性，其在線的電路調(diào)試與修改不須將FPGA從電路板中取出，因此能以多種封裝形式(如PQFP、TQFP、BGA等)減小體積，增加引腳數(shù)量。而EPLD須用專門的編程器擦寫，因而通常為PLCC封裝，體積大，引腳相對較少。EPLD器件為EPROM-base而FPGA為SRAM-base。與EPLD器件相比較，F(xiàn)PGA的時延較難控制。二、FPGA的基本結(jié)

52、構(gòu)與基本工作原理：1、FPGA的組成與結(jié)構(gòu)：”CLB:ConfigurableLogicBlockI0B:Input/OutputBlockQPIC:ProgrammableInterconnectSRAM陣列7內(nèi)部晶體振蕩器2、FPGA的結(jié)構(gòu)特點：FPGA內(nèi)部為邏輯單元陣列(LCA：LogicCellArray)結(jié)構(gòu)：在FPGA中，CLB作為邏輯組件的基本單元，通過一定的內(nèi)部連線連接在一起以綜合陣列中的邏輯功能，形成LCA結(jié)構(gòu)。CLB為門級結(jié)構(gòu)，但LCA對用戶而言表現(xiàn)為邏輯塊的特性，使得LCA具有一個極強的邏輯解來實現(xiàn)優(yōu)化的高密度門陣列。FPGA內(nèi)部邏輯功能的配置是基于內(nèi)部陣列分布的SRAM

53、原理：FPGA器件的編程實現(xiàn)，實際上是由加載于其內(nèi)部陣列分部的SRAM上的配置數(shù)據(jù)決定和控制各個CLB、IOB的邏輯功能及PIC之間的互連關(guān)系。因此，允許LCA靠簡單的加載新的數(shù)據(jù)進行配置SRAM單元，從而實現(xiàn)芯片新的邏輯配置。通過加載不同的配置數(shù)據(jù)，芯片邏輯功能可不斷更新，反復使用。3、FPGA的基本工作原理：1)FPGA的工作模式：FPGA的工作模式有主動模式、周邊模式和從動模式三種。不同的工作模式可通過模式選擇控制位來控制。A、主動模式：在主動模式下，LCA自動地從外部PROM或EPROM加載配置的程序數(shù)據(jù)。主動模式又可分類如下：主動并行低地址模式主動并行模式主動并行高地址模式主動串行模

54、式并行模式中，在相應的時鐘控制下，配置數(shù)據(jù)并行地進入FPGA器件，在內(nèi)部再變成串行。為了能使LCA與其它器件分享外部存儲器，占用不同的地址段，LCA在主動并行模式下提供高、低地址兩種模式，使得LCA按不同的順序產(chǎn)生地址信號。其中高地址模式是從高地址向低地址讀數(shù)，低地址模式是從低地址向高地址讀數(shù)。串行模式中，在相應的時鐘信號控制下，配置數(shù)據(jù)串行地由外部的PROM器件進入LCA的內(nèi)部存儲區(qū)。當單片F(xiàn)PGA不足以定義數(shù)字系統(tǒng)完整的邏輯功能時，可以采用多個FPGA芯片，以一定的格式相互連接，分部定義，從而總合地完成整個系統(tǒng)的功能。這種鏈連的電路方式構(gòu)成菊花鏈。在這種情況下，第一片F(xiàn)PGA應選擇主動模式

55、，作為其它鏈連的FPGA的數(shù)據(jù)源且控制從動器件。B、周邊模式：周邊模式提供一個簡單的接口，通過該接口，F(xiàn)PGA器件可作為一個周邊設備，由微處理器直接加載配置，數(shù)據(jù)以串行方式輸入FPGA。當系統(tǒng)使用多個FPGA器件時，每個器件可選定微處理器數(shù)據(jù)總線的一個數(shù)據(jù)位，這樣多個器件就可在微處理器每一個寫周期同時加載，這種“寬邊”加載方法提供了一個非常簡單而又高效的多器件同時加載的實現(xiàn)途徑。C、從動模式：處于從動模式的FPGA，在加載過程中數(shù)據(jù)及與其同步的時鐘均由外部電路提供。通常,從動模式用于對菊花鏈上的后接器件的配置，每個從器件的數(shù)據(jù)均由鏈上的上一個器件提供，時鐘由首器件提供。2)FPGA的工作原理：

56、FPGA設計的主要目的在于實現(xiàn)應用系統(tǒng)的邏輯設計，通過相應的FPGA開發(fā)系統(tǒng)將邏輯關(guān)系轉(zhuǎn)換成一定格式的FPGA芯片配置數(shù)據(jù)，并基于一定的配置工作模式，將數(shù)據(jù)配置于芯片內(nèi)部的SRAM點陣，從而使芯片成為具有一定邏輯功能的單片系統(tǒng)。FPGA的工作模式由模式配置引腳MO、M1、M2配置，系統(tǒng)上電后LCA自動開始進行初始化操作，通過復位FPGA,系統(tǒng)首先清除LCA芯片內(nèi)部的SRAM存儲器，作好配置準備。當LCA被初始化并正確判斷其配置模式后，配置數(shù)據(jù)開始被加載。在數(shù)據(jù)配置過程中，配置數(shù)據(jù)以固定的格式傳輸，數(shù)據(jù)流均由一串行引導數(shù)據(jù)引導，且配置數(shù)據(jù)按幀傳輸。數(shù)據(jù)在LCA內(nèi)部串行并轉(zhuǎn)換成數(shù)據(jù)字，然后被并行地

57、寫入內(nèi)部配置存儲器陣列。在多個LCA器件菊花鏈接時，當?shù)谝粋€器件配置數(shù)據(jù)加載完畢，其DOUT輸出將繼續(xù)允許其它數(shù)據(jù)通過并加載于下一個器件。數(shù)據(jù)加載完成后，F(xiàn)PGA從數(shù)據(jù)配置向用戶定義的邏輯功能與操作轉(zhuǎn)移，系統(tǒng)啟動并開始工作，此時，系統(tǒng)完成從一個時鐘方式向另一個時鐘方式的轉(zhuǎn)變，同時完成從多數(shù)輸出是三態(tài)的并行或串行配置數(shù)據(jù)的界面向由用戶系統(tǒng)激活的I/O引腳的正常操作的轉(zhuǎn)變。3.2.2FPGA的開發(fā)工具的使用：一FPGA開發(fā)系統(tǒng)在PC機用戶的XILINXFPGA開發(fā)系統(tǒng)之中，目前主要采用Viewlogic的XACTstep6.0.1和ALDEC的FoundationSeries。XACTstep的設

58、計流程如下：首先在DesignEntry作原理圖輸入，原理圖完成后可由Prosim作功能仿真并通過Prowave顯示仿真波形，亦可在原理圖完成后直接進入XACTstep,將原理圖轉(zhuǎn)換成為XILINXFPGA的網(wǎng)表格式，進行邏輯優(yōu)化、布局、布線。布線生成LCA文件或BIT文件后即可通過專用的FPGA加載電纜將配置數(shù)據(jù)下載到芯片進行調(diào)試，亦可先通過Prosim與Prowave作布線完成后的時序仿真，調(diào)整時序后再下載配置數(shù)據(jù)文件。二、FPGA芯片的容量與指標：下表給出XILINXFPGA最常用的XC3000、XC4000系列的參數(shù)：DeviceGatesCLBsIOBsFlip-FlopsXC312

59、0100015006464256XC31301500-200010080360XC31422000-300014496480XC31643500-4000224120688XC31905000-6000320144928XC31956500-75004841761320表一XC3000系列的邏輯容量DeviceGatesCLBsIOBsFlip-FlopsXC4002A20006464256XC4003A300010080360XC4003/H300010080/160360/300XC4004A400014496480XC4005A5000196112616XC4005/H500019611

60、2/192616/392XC40066000256128768XC40088000324144936XC4010/D100004001601120XC4013/D130005761921536XC4020200007842242016XC40252500010242562560323EPLD產(chǎn)品性能和技術(shù)參數(shù)1、引言可編程邏輯器件（PLD）是用戶進行編程實現(xiàn)所需邏輯功能的數(shù)字集成電路，利用PLD內(nèi)部邏輯電路可以實現(xiàn)任意布爾表達式或寄存器函數(shù)，相反，那些分立邏輯IC，如TTL電路，只能提供特定的功能而不能按不同電路設計要求進行修改，PLD曾被看作分立邏輯和定制或半定制器件（如ASIC）的替代品，