6折疊式共源共柵運算放大器設計實驗

1、西安交通大學國家集成電路人才培養(yǎng)基地BB家集欣電路人才培乳基地構擬電路富飯寡驗（6）S匕折疊K運翼放大翳2006-07西安交通大學國家集成電路人才培養(yǎng)基地西安交通大學國家集成電路人才培養(yǎng)基地第I頁，共20頁第I頁，共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 頁，共20頁設計步驟:2.1.2.電路設計按照下圖進行電路設計，運放采用折疊式共源共柵啟動cadence匸具在Ternmial中輸入cds.setupicfb&1.設計目的:設計共源共柵運算放人器，使其滿足Vdd=33V,功率P=10mW,輸出擺幅為1.95V,增益Av80dBo使用SMIC0.18um

2、3.3VCMOS工藝3.3V晶體管模型。學習差動放大器DC掃描、AC、瞬態(tài)分析的方法。參數(shù)給定：Cox&iEoj/tox其中E產(chǎn)&85*10-12,eo=3.9,以=662nm；un=350cm2,up=92.5cm2Vir2I-_Hn33M、l=1.4u.二63.92u二iiM8Mvdc=1.16忖9”n3&汙14i=7188uvdb=rp53M|=4u136uh4u.=136uP”p33”|=14u.7=83:25uBM4.F33低6AuF33”1=1.4u,ki=67.3u3w=88-25u64uS3MPL“=67.3II.grid.xzVout2圖一設計圖形忘都必須接電源；所有mnos

3、管的襯底都必須接地注意：i）.所有的pmos管ii）.直接用電壓源給出偏置電壓。3.參數(shù)計算裡了電路圖的基本結構之后，接下來就是給每個元件加入設計量，這樣就需要對各個器件的參數(shù)進行分配和計算。從圖中的mos管的標號定義：總的尾電流源pmos管為Mo,Mi：pmos共柵管為M3：nmos共源共柵管從上到卞依次為M4,M5,M6,M7：輸入管為Ms.M10：輸入端的尾電流源mos管為pmos管的modelnanw取p33,nmos管1）電流的分配由于Vdd=3.3V,功率P=10mW,則總的電流為IDS=10mW/3.3V=3mAo其次兩條支路是完全對稱的，所以給每條之路分配1.5mA的電流。而對

4、于折疊電路部分和本身的共源共柵電路部分將每條支路的電流再次分割，這里我們?nèi)坎捎闷椒值姆绞?，即Mo,的電流均為1.5mA：其余mos管（除Mg外）的電流均為0.75mA,是每條支路的二分之一；而對于Mg的電流值為兩個輸入支路電流之和，即為1.5mA。2）過驅(qū)動電壓的分配根據(jù)題目的要求，輸出擺幅要為1.95V,以此為標準分配過驅(qū)動電壓。Mo,Mi獲得的折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 #頁，共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 頁，共20頁電流較人，給他們分配相對較人的過驅(qū)動電壓，即VODo=Vodi=0.4V

5、；而M9管同時流過Ms，Mm管的電流，也同樣具有較人的過驅(qū)動電壓，給它分配過驅(qū)動電壓為VOd9=0.4V；而對于其他mos管的過驅(qū)動電壓的分配考慮pmos管的般小于nmos管的皿所以分配給pmos管的過驅(qū)動電壓一般要人于分配給mnos管的過驅(qū)動電壓，此處給pmos管分配0.35V過驅(qū)動電壓，而給mnos管分配0.3V過驅(qū)動電壓，恰好使輸出擺幅為1.95Vo寬長比的確定通過電流與過驅(qū)動電壓的關系式確定寬長比，由于所有mos管都必須工作在飽和區(qū)，所以使用飽和區(qū)的電流一過驅(qū)動電壓的關系：Nmos管：IDs=l/2unCox(W/L)(Vg-VQ2=l/2unCOxVOD2=(W/L)=(uqCoxV

6、od2)/(2Ids)PmosW：Ids=UpCox(W/L)(Vos-Vth)2=1/2upCoxVOd2=(W/L)=(uPCoxVod2)/(2Ids)根據(jù)公式可得所有mos管的寬長比，分別為：(W/L)0-1=388.62；(W/L)2-3=253.75：(W/L)4-7=91.3；(W/L)8=(W/L)10=91.3；(W/L)9=102.7。根據(jù)上面求出的寬長比確定寬度和長度。由于使用工藝庫，人是為了達到大的增益的要求)，同樣可以得到各種88.82*4um,5.6.7=63.92*2um,W8.io=63.92*2um,注意：乘號的意思代表寬度的乘數(shù)*倍數(shù)，即在multiplie

7、r處添分配初始偏置電壓值mos管閾值電壓的初始值由工藝庫中給定,pmos管的閾值電壓為Vth=0.663V,mnos管的閾值電壓為Vth=0.713V,這些值將碧橋奏過釋中松正。.pmos管Mq,M的過驅(qū)動電壓為V0doodi-0.4V,而|Vd=0.663V,則偏置電壓源電壓為V。=33V(0.663V+0.4V)=2.23.pmos管M),M3的過驅(qū)動電爆為Vod2=Vod3=0.35V,而|VdJ=0.663V,則偏置電壓源電壓為Vo=33V(0.663V+0.4VR-O.35V)=1.887Vni).nmos管M,M5的過驅(qū)動電壓為Vod4=Vod5=0.3V,而Vth=0713V,則

8、偏置電壓源電壓為V。=O713V+O3V+O31313V。ivj.mnos管MgEM?的過驅(qū)種電壓為VOd6=VOd7=0.3V,而Vth=0.713V,則偏置電壓源電壓為Vo=O7f3V+O3V=1.013V。v).nmos管Ms，M】。的過驅(qū)動電壓(輸入管的偏置直流電壓部分)為V0dS=V0dio=0.3V,則偏置電壓源電壓為V0=0.713V+0.3V+0.4V=1.413Vo而V1.4um（取L的值較Wo.i-136*4unnW2.3=8*2unio數(shù)值。過驅(qū)動電壓為Vod9=0.4V,而Vth=0713V,則偏置電壓源電壓為vi).nniosVo0.7V0.4V=1.113Vo定的初

9、始的偏置電壓給各個偏置電壓源加值。4.弓成symbol圖形Symbol的生成過成：我們選擇在已經(jīng)制作好的cellview中建立它的symbol,點擊DesignCreateCellViewfiomCellView,這樣就直接從已經(jīng)建好的cellview的schematic中建立了它的symbol文件。建立的symbol的圖形(可以改變圖形形狀)，如下圖所示：折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 #頁,共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁,共20頁圖二生成的symbol圖形instcinceName1zoar

10、tame1vout1iIVout2T折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁,共20頁5.加入激勵/j對于已經(jīng)生成symbol的圖形，需要給輸入端加入激勵之后才能夠進行仿真。需要生成一個新的cellview作仿真，此處起名為siin_pucker-SG,易于統(tǒng)一券Cellview的生成同上所述，在cellview的設計過程中加入剛剛設計的折疊式共源共柵放大器作為仿真模型，對其輸入端加激勵。10圖形如下圖所示：Vin1折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁,共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)

11、基地第 #頁，共20頁第 #頁,共20頁ut2va=20uIfreq=dKfreq=1K.C0.-c=cap叫.vdc=33折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁,共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 頁,共20頁IIgndVqndVgndv折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁,共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 頁,共20頁圖三加入激勵后的cellviewy激勵加入后需對所加入的電壓源的參數(shù)作說明。由于設計的放人器是

12、差動式共源共柵放大器，所以差動電路的輸入為兩個方向相反的Vsin信號分別加在輸入兩端。為了使用方便將Vsin電壓源的DC部分設定為參變量，分別為vdml,vdm2。在仿真的時候再給其賦值，希對于Vsin信號還需要設定一些AC（交流）分析和mm（瞬態(tài)）分析的變量，如下圖所示：S1111電圧源設雀CDFParameterACmagnitudeACphaseDCvoltageOffsetvoltageAmplitudeFrequencyDelaytimeDampingfactorFirstfrequencynameSecondfrequencynameNoisefilenameNumberofnoi

13、se/freqpairsXFmagnitudePACmagnitudePACphaseInitialphaseforSinusoidValue18Q.Display圖五輸入Vsml電圧源設置負載電容值的確定：對于負載電容值的確定是有要求的，因為題目要求單位增益帶寬盡可能的丿厶所以在滿足了增益的情況下，需要主極點越人越好，只有主極點越人才能保證單位增益帶寬越人。主極點與輸出阻抗和負載電容的乘積的倒數(shù)有關，而輸出阻抗的值影響增益的人小，如果輸出阻抗越人，則增益越人，但是主極點越小，從而使單位增益帶寬越小，所以只有在增益一定的情況下改變負載電容的值來增加單位增益帶寬。從上面的敘述可知，電容的值是一個

14、根據(jù)要求而變化的值，所以我們把電容值設為一個參數(shù)cap,在仿真過程中再添加其值。這樣只是為了方便更改而已，你也可以直接對負載電容賦值，在仿真時，再根據(jù)情況更改電容值。，負載電容的值設為參變量cap,在仿真過程中給定值。夫注意：在作仿真圖形時，還需要有一個用來規(guī)定電源電壓值的電路，這是為了防止多路中有多個電源電壓的情況，這樣只需設定一個電源電壓來規(guī)定電不會發(fā)生沖突。AnalogEnviiomnent3.仿真過程仿真環(huán)境的建立在設置完圖形變量之后，就可以對圖形進行仿真了。進入仿真壞境。仿真環(huán)境參數(shù)設置1).確定spice模型庫文件庫文件路徑是：/cad/smic018_tech/Proc/ms01

15、8vlp6spe.lib:sectionlogy/Mixed_Signal/SPICE_model為,最后點Add添加庫文件。圖六模型庫的建立spectrel:ModelLibrarySetup-ii).變量的設置首先,需要導入要設置的變量名進入DesignVanable中，點擊VariablesCopvFromCellview導入變量，如下圖所示：折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 #頁,共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁,共20頁EditingDesignVariables一一VirtuosoAna

16、logDesig折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 頁，共20頁EditingDesignVariables一一Virtuoso*AnalogDesigOKCancelApplyApply&RunSimulationTableofDesignVariablesHelpNameValueSelectedVariableAddDeleteChangeNextearFindValue(Expr)CellviewVariablesCopyFromCopyTovdn2I七參呈值的設定折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁，

17、共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁，共20頁注意：此處設定參數(shù)時，在DesignVaiiables圖形框中雙擊要設置的參量后，設定其值。設定負載電容的值時，先假定給cap=lpF,后面還要根據(jù)題目要求更改cap的值，以滿足單位增益帶寬和穩(wěn)定性的要求。vdml,vdm2的值是根據(jù)輸入端的偏置電壓值設定的，即初始值vdml=vdni2=1.413Vo設定仿真類型i).(瞬劭分析設定VAnalysesChoose,選擇tian分析，如圖所示：設置仿真時間為1ms。折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 #頁，共2

18、0頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 頁，共20頁lChoosingAnalyses一-VirtuosoAnalogDesigOKCancelDefaultsApplytrandeacnoisejxfsensdcmatchstbJpzspenvlpJpssJpacpnoiseJpxfJPSPjqpacqpnoise-qpxf_qpspAnalysisTransientAnalysisStoplime山AccuracyDefaults(errpreset)conservativemoderateliberalEnabled圖八瞬態(tài)仿貞設置注意：設定的瞬態(tài)

19、仿真時間一般是頻率倒數(shù)的110倍即可，V可能無法看出細微圖形,太小根本看不到一個周期的情況。此處設的1ms就是頻率的倒數(shù)。11）.DC（直流）分析設定7AnalysesClioose選擇de分析，如圖所示：pChoosingAnalyses一一VirtuosoAnalogDesig圖九DC參雖設置折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 #頁，共20頁設置DC參量時，首先，要選擇SaveDCOperatmgPomt項，此項是為了保存靜態(tài)工作點的；然后在SweepVariable區(qū)域選擇DesignVariable項，選取變量名稱，可以直接輸入你所定義的變量名，也

20、可以從下面的SelectDesignVaiiable中選擇需要掃描的變量，我們這里掃描差動信號的直流分量vdmlo在SweepRange中選擇打描變量的范鬧，定義起始點為0V,終止點為3.3V,而且采取線性掃描方式，掃描的步長設為O.OlVoin）.AC（交流）分析設定AnalysesChoose選擇ac分析，如圖所示:0KCancelDefaultsApplyHelpAnalysistranJde(6acnoiseJxfsensdcmatchUStbUPZJspenvlpJpss-gcpnoisefspJqpssJqpacqpnoiseJqpspChoosingAnalysesVirtuos

21、oAnalogDesigACAnalysis折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 頁，共20頁第 頁，共20頁SweepVariableFrequencyDesignVariableTemperatureComponentParameterModelParameterSweepRangeStart14Stop13001(：Start-StopCenter-SpanSweepTypeAutomatic圖十AC參數(shù)設置設置AC參數(shù)時，只需對頻率進行打描，這里設置打描范I韋I為10-300MHzo設定輸出波形點擊OutputtobeplottedSelectOnSchematic

22、后，所作的schematic圖形將自動彈然后選擇需要輸出的信號電壓或者pin腳電流，這里我們選擇兩個輸出量Voutl,Vbut2要輸出的信號電壓。選擇輸出端作為仿真的輸出時，輸出端將變?yōu)椴噬母吡炼染€條。4.仿真及其參量修正以上設置完成后，就可以進行仿真了。仿真的方法有兩種，可以通過點擊菜單中的Smnilation-NetlistandRun進行網(wǎng)表的提取和仿真；第二種方法是通過快捷方式，即圖框中右下角的按鈕進行仿真。運行之后會產(chǎn)生網(wǎng)表和運行圖形，點擊ResultPrintDCOperatingPomts查看每個BIOS管的狀態(tài)，如下圖所示:圖十一mos管狀態(tài)打印根據(jù)打印出的mos管狀態(tài)圖中的

23、Vth值，通過Vo=VoD+Vth+V,來修正偏置電壓的值，再進行仿真。在此過程中，由于Mo,Mi,Me,M丸M9不存在襯偏效應所以他們的閾值電壓值的改變可能會小一些，所以先調(diào)整這些管子的偏置電壓值比較合適；而對于M2,M3,皿，M5,Ms,Mg這些mos管而言，都存在襯偏效應，所以他們的值改變的比較人,需要不斷的修正仿真，直到這些值都基本不變化即可。這樣就完全確定了偏置電壓的值。下來要做的工作是考慮所有的血OS管是否工作在飽和區(qū)，同樣是通過打印mos管的狀不飽和，需要通過調(diào)節(jié)mos管的寬長比來改變它的飽和狀態(tài)。只有當所有的mos管都達到飽和時，放大器的增益才能達到最大。注意：a）在調(diào)節(jié)mos

24、管的寬長比時，只能在原來的寬長比的基礎上對寬度作適當調(diào)整，不能不考慮原來的值，大幅度調(diào)整，這樣將會和你的設計完全不符的情況。b）如果當所有的mos管都已達到飽和，但是對于放人器的增益還是不滿足時可以將輸出端兩端的mos管的寬長同時加丿心這樣可以使增益人幅度增加。這是由于當寬長同時加人時，電流、跨導等量由于寬長比的值沒有變化，所以它們的值也不改變。但是由于長度L增大一倍，使入值減小，從而使這個mos管的輸出電阻增大，輸出兩端的mos管的寬長同時加人，即M-M3,M，Ms的寬長同時加人,使輸出電阻S，103,104,心增大，從而使增益加大。|Av|=GmRout=gml0*gm3【o3(【ol。/

25、Tol)(gm51o5io?)5.仿真結果,1.Eode圖仿真結果Eod亡圖的仿真需要通過計算機(calculator)來完成。1GraphWindow27rrFileEditGraphAxisTraceMarkerZoomToolsHelp僅a辯冒匣借|x/|Label|%X.%Y1YOdB20(VF(7net020M)nphase(VF(7net020M)100-Ill80.060.0iiiiiiiiiiIIH940.0-oiiIII20.0-hiIIIiiii:-20.0-.101IIIIII102ininIIIIII102i4q5-jqSfreq(Hz)Illilllflilllill

26、KIISIIIIIIIll!W!mi：!IIIIII-I-I-IHWIIIr!BMinlimmiiIk：107HIHIIIII108IIII(Gap)LA5O2O.OO.-5O5.-2084折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁，共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁，共20頁cadencel圖十三Bode圖幅頻特性曲線折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁，共20頁折疊式共源共柵電路設計西安交通大學集成電路人才培養(yǎng)基地第 #頁，共20頁第 #頁，共20頁從上面

27、的Bode圖的幅頻特性曲線中可以看出在OdB時的頻率為164MHZ,即單位增益帶寬為164MHz，但從上圖可以看出系統(tǒng)穩(wěn)定性不是很好，卞面我們通過具體的計算看看相位裕度的大小。2.相位裕度我們一般使用calculator來計算相位裕度的值，如下圖所示：西安交通大學集成電路人才培養(yǎng)基地西安交通大學集成電路人才培養(yǎng)基地第13頁,共20頁第13頁,共20頁圖十四相位裕度從上圖中可以看出相位裕度的值為45.64度，說明系統(tǒng)是穩(wěn)定的，但是可能在輸出時會出現(xiàn)振蕩，一般要使相位裕度達到60度才能認為系統(tǒng)是穩(wěn)定的。所以需要通過修正負載電容的值來優(yōu)化系統(tǒng)的穩(wěn)定性。由于系統(tǒng)的相位裕度和單位增益帶寬之間存在著折衷的

28、關系，所以當相位裕度達到60度時，單位增益帶寬必然會下降。當負載電容為2.55pF時,相位裕度可以達到60度，如下圖所示：an一CalculatorWindowToolsMemoriesConstOptionsHelpjhomeJkkou/simulation.impucker*SG/spectre/schematic/bsfpranac|deswept_(icinfonoise|rf|Family7jSelectModekjvfQif60.2875764760434Append|兇1111ClearUndoEval|eexCistEntert*789-456X12310+/-gtipnVRI

29、nfgumxkfnfminharmonicInovershootharmonicFreqIog10phaseiintegIsbphaseMarginimagIshiftphaseNoiseintmagpsdintegnc_freqpsdbbipnnc_gainreal!FmersAll西安交通大學集成電路人才培養(yǎng)基地西安交通大學集成電路人才培養(yǎng)基地第13頁,共20頁第13頁,共20頁cadencel圖十五相位裕度計算出的單位增益帶寬為97.7MHz,如下圖所示:折疊式共源共柵電路設計折疊式共源共柵電路設計第 頁，共20頁第 #頁，共20頁圖十六Bode圖的相頻特性3.瞬態(tài)仿真結果丿分、/M由于我們是對差動電路進行分析/所以輸出需要分析兩個輸出端的差動值，需要使用計算器，將兩個單端的輸出的社an：DC,AC值相減得到差動電路的tian,DC,AC值。西安交通大學集成電路人才培養(yǎng)基地西安交通大學集成電路人才培養(yǎng)基地第15頁，共20頁第15頁，共20頁西安交通大學集成電路人才培養(yǎng)基地西安交通大學集成電路人才培養(yǎng)基地第15頁，共20頁第15頁，共20頁4.FieEditGraphAxisTraceMa