計(jì)算機(jī)組成原理習(xí)題答案解析蔣本珊

1、-. z.第一章 電子數(shù)字計(jì)算機(jī)和電子模擬計(jì)算機(jī)的區(qū)別在哪里？解：電子數(shù)字計(jì)算機(jī)中處理的信息是在時(shí)間上離散的數(shù)字量，運(yùn)算的過(guò)程是不連續(xù)的；電子模擬計(jì)算機(jī)中處理的信息是連續(xù)變化的物理量，運(yùn)算的過(guò)程是連續(xù)的。 諾依曼計(jì)算機(jī)的特點(diǎn)是什么？ 其中最主要的一點(diǎn)是什么？解： 諾依曼計(jì)算機(jī)的特點(diǎn)如下： 計(jì)算機(jī)指硬件應(yīng)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備五大根本部件組成； 計(jì)算機(jī)部采用二進(jìn)制來(lái)表示指令和數(shù)據(jù)； 將編好的程序和原始數(shù)據(jù)事先存入存儲(chǔ)器中，然后再啟動(dòng)計(jì)算機(jī)工作。第 點(diǎn)是最主要的一點(diǎn)。 計(jì)算機(jī)的硬件是由哪些部件組成的？ 它們各有哪些功能？解：計(jì)算機(jī)的硬件應(yīng)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸

2、出設(shè)備五大根本部件組成。它們各自的功能是： 輸入設(shè)備：把人們編好的程序和原始數(shù)據(jù)送到計(jì)算機(jī)中去，并且將它們轉(zhuǎn)換成計(jì)算機(jī)部所能識(shí)別和承受的信息方式。 輸出設(shè)備：將計(jì)算機(jī)的處理結(jié)果以人或其他設(shè)備所能承受的形式送出計(jì)算機(jī)。 存儲(chǔ)器：用來(lái)存放程序和數(shù)據(jù)。 運(yùn)算器：對(duì)信息進(jìn)展處理和運(yùn)算。 控制器：按照人們預(yù)先確定的操作步驟，控制整個(gè)計(jì)算機(jī)的各部件有條不紊地自開(kāi)工作。 什么叫總線？ 簡(jiǎn)述單總線構(gòu)造的特點(diǎn)。解：總線是一組能為多個(gè)部件效勞的公共信息傳送線路，它能分時(shí)地發(fā)送與接收各部件的信息。單總線構(gòu)造即各大部件都連接在單一的一組總線上，這個(gè)總線被稱為系統(tǒng)總線。CPU 與主存、CPU 與外設(shè)之間可以直接進(jìn)展信息

3、交換，主存與外設(shè)、外設(shè)與外設(shè)之間也可以直接進(jìn)展信息交換，而無(wú)須經(jīng)過(guò)CPU 的干預(yù)。 簡(jiǎn)單描述計(jì)算機(jī)的層次構(gòu)造，說(shuō)明各層次的主要特點(diǎn)。解：現(xiàn)代計(jì)算機(jī)系統(tǒng)是一個(gè)硬件與軟件組成的綜合體，可以把它看成是按功能劃分的多級(jí)層次構(gòu)造。第 級(jí)為硬件組成的實(shí)體。第 級(jí)是微程序級(jí)。這級(jí)的機(jī)器語(yǔ)言是微指令集，程序員用微指令編寫的微程序一般是直接由硬件執(zhí)行的。第 級(jí)是傳統(tǒng)機(jī)器級(jí)。這級(jí)的機(jī)器語(yǔ)言是該機(jī)的指令集，程序員用機(jī)器指令編寫的程序可以由微程序進(jìn)展解釋。第 級(jí)是操作系統(tǒng)級(jí)。從操作系統(tǒng)的根本功能來(lái)看，一方面它要直接收理傳統(tǒng)機(jī)器中的軟硬件資源，另一方面它又是傳統(tǒng)機(jī)器的延伸。第 級(jí)是匯編語(yǔ)言級(jí)。這級(jí)的機(jī)器語(yǔ)言是匯編語(yǔ)言，

4、完成匯編語(yǔ)言翻譯的程序叫做匯編程序。第 級(jí)是高級(jí)語(yǔ)言級(jí)。這級(jí)的機(jī)器語(yǔ)言就是各種高級(jí)語(yǔ)言，通常用編譯程序來(lái)完成高級(jí)語(yǔ)言翻譯的工作。第 級(jí)是應(yīng)用語(yǔ)言級(jí)。這一級(jí)是為了使計(jì)算機(jī)滿足*種用途而專門設(shè)計(jì)的，因此這一級(jí)語(yǔ)言就是各種面向問(wèn)題的應(yīng)用語(yǔ)言。 計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有哪些？解：計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有：機(jī)器字長(zhǎng)、數(shù)據(jù)通路寬度、主存容量和運(yùn)算速度等。機(jī)器字長(zhǎng)是指參與運(yùn)算的數(shù)的根本位數(shù)，它是由加法器、存放器的位數(shù)決定的。數(shù)據(jù)通路寬度是指數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)。主存容量是指主存儲(chǔ)器所能存儲(chǔ)的全部信息量。運(yùn)算速度與機(jī)器的主頻、執(zhí)行什么樣的操作、主存本身的速度等許多因素有關(guān)。第二章 設(shè)機(jī)器數(shù)的

5、字長(zhǎng) 位含 位符號(hào)位 ，分別寫出以下各二進(jìn)制數(shù)的原碼、補(bǔ)碼和反碼： ， ， ， ， ， ， ， 。 以下數(shù)的原碼表示，分別寫出它們的補(bǔ)碼表示：* 原 ，* 原 。解：* 補(bǔ) ，* 補(bǔ) 。 以下數(shù)的補(bǔ)碼表示，分別寫出它們的真值： * 補(bǔ) ， * 補(bǔ) 。解： * ，* 。 一個(gè)n 位字長(zhǎng)的二進(jìn)制定點(diǎn)整數(shù)，其中 位為符號(hào)位，分別寫出在補(bǔ)碼和反碼兩種情況下： 模數(shù)； 最大的正數(shù)； 最負(fù)的數(shù)； 符號(hào)位的權(quán)； 的表示形式； 的表示形式。 *機(jī)字長(zhǎng) 位，問(wèn)在以下幾種情況下所能表示數(shù)值的圍： 無(wú)符號(hào)整數(shù)； 用原碼表示定點(diǎn)小數(shù)； 用補(bǔ)碼表示定點(diǎn)小數(shù)； 用原碼表示定點(diǎn)整數(shù)； 用補(bǔ)碼表示定點(diǎn)整數(shù)。 *機(jī)字長(zhǎng) 位，試

6、分別寫出無(wú)符號(hào)整數(shù)和帶符號(hào)整數(shù)補(bǔ)碼的表示圍用十進(jìn)制數(shù)表示 。 *浮點(diǎn)數(shù)字長(zhǎng) 位，其中階符 位，階碼數(shù)值 位，數(shù)符 位，尾數(shù)數(shù)值 位，階碼以 為底，階碼和尾數(shù)均用補(bǔ)碼表示。它所能表示的最大正數(shù)是多少？ 最小規(guī)格化正數(shù)是多少？ 絕對(duì)值最大的負(fù)數(shù)是多少？ *浮點(diǎn)數(shù)字長(zhǎng) 位，其中階碼局部 位含 位階符 ，移碼表示，以 為底；尾數(shù)局部 位含 位數(shù)符，位于尾數(shù)最高位 ，補(bǔ)碼表示，規(guī)格化。分別寫出以下各題的二進(jìn)制代碼與十進(jìn)制真值。 非零最小正數(shù)； 最大正數(shù)； 絕對(duì)值最小負(fù)數(shù)； 絕對(duì)值最大負(fù)數(shù)。 一浮點(diǎn)數(shù)，其階碼局部為p 位，尾數(shù)局部為q 位，各包含 位符號(hào)位，均用補(bǔ)碼表示；尾數(shù)基數(shù)r ，該浮點(diǎn)數(shù)格式所能表示

7、數(shù)的上限、下限及非零的最小正數(shù)是多少？ 寫數(shù)據(jù)的機(jī)器層次表示出表達(dá)式。 假設(shè)上題尾數(shù)基數(shù)r ，按上述要求寫出表達(dá)式。 *浮點(diǎn)數(shù)字長(zhǎng) 位，格式如下。其中階碼局部 位，以 為底，移碼表示；尾數(shù)局部一共 位含 位數(shù)符 ，補(bǔ)碼表示。現(xiàn)有一浮點(diǎn)代碼為CAE ，試寫出它所表示的十進(jìn)制真值。 試將 用IEEE 短浮點(diǎn)數(shù)格式表示出來(lái)。 將以下十進(jìn)制數(shù)轉(zhuǎn)換為IEEE 短浮點(diǎn)數(shù)： 將以下IEEE 短浮點(diǎn)數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)： ； ； ； ； ； 。 對(duì)以下ASCII 碼進(jìn)展譯碼： ， ， ， ， ， ， 以以下形式表示 。 碼； 余 碼； 碼； 二進(jìn)制數(shù)。 填寫以下代碼的奇偶校驗(yàn)位，現(xiàn)設(shè)為奇校驗(yàn)： 解： 個(gè)代碼的校驗(yàn)

8、位分別是 ， ， 。 下面數(shù)據(jù)塊約定：橫向校驗(yàn)、縱向校驗(yàn)均為奇校驗(yàn)，請(qǐng)指出至少有多少位出錯(cuò)。 求有效信息位為 的海明校驗(yàn)碼。 設(shè)計(jì)算機(jī)準(zhǔn)備傳送的信息是： ，生成多項(xiàng)式是* * ，計(jì)算校驗(yàn)位，寫出CRC 碼。第三章 指令長(zhǎng)度和機(jī)器字長(zhǎng)有什么關(guān)系？ 半字長(zhǎng)指令、單字長(zhǎng)指令、雙字長(zhǎng)指令分別表示什么意思？解：指令長(zhǎng)度與機(jī)器字長(zhǎng)沒(méi)有固定的關(guān)系，指令長(zhǎng)度可以等于機(jī)器字長(zhǎng)，也可以大于或小于機(jī)器字長(zhǎng)。通常，把指令長(zhǎng)度等于機(jī)器字長(zhǎng)的指令稱為單字長(zhǎng)指令；指令長(zhǎng)度等于半個(gè)機(jī)器字長(zhǎng)的指令稱為半字長(zhǎng)指令；指令長(zhǎng)度等于兩個(gè)機(jī)器字長(zhǎng)的指令稱為雙字長(zhǎng)指令。 零地址指令的操作數(shù)來(lái)自哪里？ 一地址指令中，另一個(gè)操作數(shù)的地址通?？?/p>

9、采用什么尋址方式獲得？ 各舉一例說(shuō)明。解：雙操作數(shù)的零地址指令的操作數(shù)來(lái)自堆棧的棧頂和次棧頂。雙操作數(shù)的一地址指令的另一個(gè)操作數(shù)通?？刹捎秒[含尋址方式獲得，即將另一操作數(shù)預(yù)先存放在累加器中。例如，前述零地址和一地址的加法指令。 *機(jī)為定長(zhǎng)指令字構(gòu)造，指令長(zhǎng)度 位；每個(gè)操作數(shù)的地址碼長(zhǎng) 位，指令分為無(wú)操作數(shù)、單操作數(shù)和雙操作數(shù)三類。假設(shè)雙操作數(shù)指令已有K 種，無(wú)操作數(shù)指令已有L種，問(wèn)單操作數(shù)指令最多可能有多少種？ 上述三類指令各自允許的最大指令條數(shù)是多少？ 設(shè)*機(jī)為定長(zhǎng)指令字構(gòu)造，指令長(zhǎng)度 位，每個(gè)地址碼占 位，試提出一種分配方案，使該指令系統(tǒng)包含： 條三地址指令， 條二地址指令， 條單地址指令

10、。 指令格式同上題，能否構(gòu)成：三地址指令 條，單地址指令 條，零地址指令 條？ 為什么？ 指令中地址碼的位數(shù)與直接訪問(wèn)的主存容量和最小尋址單位有什么關(guān)系？解：主存容量越大，所需的地址碼位數(shù)就越長(zhǎng)。對(duì)于一樣容量來(lái)說(shuō)，最小尋址單位越小，地址碼的位數(shù)就越長(zhǎng)。 試比擬間接尋址和存放器間址。解：間接尋址方式的有效地址在主存中，操作數(shù)也在主存中；存放器間址方式的有效地址在存放器中，操作數(shù)在主存中。所以間接尋址比擬慢。 試比擬基址尋址和變址尋址。解：基址尋址和變址尋址在形成有效地址時(shí)所用的算法是一樣的，但是它們兩者實(shí)際上是有區(qū)別的。一般來(lái)說(shuō)，變址尋址中變址存放器提供修改量可變的 ，而指令中提供基準(zhǔn)值固定的

11、；基址尋址中基址存放器提供基準(zhǔn)值固定的 ，而指令中提供位移量可變的 。這兩種尋址方式應(yīng)用的場(chǎng)合也不同，變址尋址是面向用戶的，用于訪問(wèn)字符串、向量和數(shù)組等成批數(shù)據(jù)；而基址尋址面向系統(tǒng)，主要用于邏輯地址和物理地址的變換，用以解決程序在主存中的再定位和擴(kuò)大尋址空間等問(wèn)題。在*些大型機(jī)中，基址存放器只能由特權(quán)指令來(lái)管理，用戶指令無(wú)權(quán)操作和修改。 *機(jī)字長(zhǎng)為 位，主存容量為K 字，采用單字長(zhǎng)單地址指令，共有 條指令。假設(shè)有直接尋址、間接尋址、變址尋址、相對(duì)尋址四種尋址方式，試設(shè)計(jì)其指令格式。解：操作碼 位，尋址方式 位，地址碼 位。 *機(jī)字長(zhǎng)為 位，主存容量為K 字，指令格式為單字長(zhǎng)單地址，共有 條指令

12、。試說(shuō)明： 假設(shè)只采用直接尋址方式，指令能訪問(wèn)多少主存單元？ 為擴(kuò)大指令的尋址圍，可采用直接間接尋址方式，假設(shè)只增加一位直接間接標(biāo)志，指令可尋址圍為多少？ 指令直接尋址的圍為多少？ 采用頁(yè)面尋址方式，假設(shè)只增加一位ZC零頁(yè)現(xiàn)行頁(yè)標(biāo)志，指令尋址圍為多少？ 指令直接尋址圍為多少？ 采用 、 兩種方式結(jié)合，指令的尋址圍為多少？ 指令直接尋址圍為多少？ 設(shè)*機(jī)字長(zhǎng) 位，CPU 有 個(gè) 位的通用存放器，設(shè)計(jì)一個(gè)能容納 種操作的單字長(zhǎng)指令系統(tǒng)。 如果是存儲(chǔ)器間接尋址方式的存放器 存儲(chǔ)器型指令，能直接尋址的最大主存空間是多少？ 如果采用通用存放器作為基址存放器，能直接尋址的最大主存空間又是多少？解：因?yàn)橛?jì)算

13、機(jī)中共有 條指令，所以操作碼占 位； 個(gè)通用存放器，存放器編號(hào)占 位；其余局部為地址碼或標(biāo)志位。 如果是存儲(chǔ)器間接尋址方式的存放器 存儲(chǔ)器型指令，操作碼 位，存放器編號(hào) 位，間址標(biāo)志 位，地址碼 位，直接尋址的最大主存空間是字。 如果采用通用存放器作為基址存放器，能直接尋址的最大主存空間是 字。 *小型機(jī)字長(zhǎng)為 位，其雙操作數(shù)指令的格式如下：其中：OP 為操作碼，R 為通用存放器地址。試說(shuō)明以下各種情況下能訪問(wèn)的最大主存區(qū)域有多少機(jī)器字？ A 為立即數(shù)。 A 為直接主存單元地址。 A 為間接地址非多重間址 。 A 為變址尋址的形式地址，假定變址存放器為R 字長(zhǎng)為 位 。解： 個(gè)機(jī)器字。 個(gè)機(jī)器

14、字。 個(gè)機(jī)器字。 個(gè)機(jī)器字。 計(jì)算以下 條指令的有效地址指令長(zhǎng)度為 位 。 Q Q Q Q 舉例說(shuō)明哪幾種尋址方式除去取指令以外不訪問(wèn)存儲(chǔ)器？ 哪幾種尋址方式除去取指令外只需訪問(wèn)一次存儲(chǔ)器？ 完成什么樣的指令，包括取指令在共訪問(wèn) 次存儲(chǔ)器？解：除去取指令以外不訪問(wèn)存儲(chǔ)器：立即尋址，存放器尋址。除去取指令外只需訪問(wèn)一次存儲(chǔ)器：直接尋址，存放器間接尋址，變址尋址，基址尋址，相對(duì)尋址，頁(yè)面尋址。二級(jí)間接尋址包括取指令在共訪問(wèn) 次存儲(chǔ)器。 設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)，第一個(gè)字節(jié)是操作碼，第二個(gè)字節(jié)是相對(duì)位移量，用補(bǔ)碼表示。假設(shè)當(dāng)前轉(zhuǎn)移指令第一字節(jié)所在的地址為2000H ，且CPU 每取一個(gè)字節(jié)便自

15、動(dòng)完成PC PC 的操作。試問(wèn)當(dāng)執(zhí)行JMP * 和JMP * 指令 倡為相對(duì)尋址特征時(shí)，轉(zhuǎn)移指令第二字節(jié)的容各為多少？ 轉(zhuǎn)移的目的地址各是什么？解：轉(zhuǎn)移指令第二字節(jié)的容分別為：00001000，11110111轉(zhuǎn)移的目的地址分別為：AH ，F(xiàn)FH 。20什么叫主程序和子程序？ 調(diào)用子程序時(shí)還可采用哪幾種方法保存返回地址？ 畫圖說(shuō)明調(diào)用子程序的過(guò)程。解：主程序就是指通常的程序，而子程序是一組可以公用的指令序列，只要知道子程序的入口地址就能調(diào)用它。保存返回地址的方法有多種： 用子程序的第一個(gè)字單元存放返回地址。轉(zhuǎn)子指令把返回地址存放在子程序的第一個(gè)字單元中，子程序從第二個(gè)字單元開(kāi)場(chǎng)執(zhí)行。返回時(shí)將第

16、一個(gè)字單元地址作為間接地址，采用間址方式返回主程序。 用存放器存放返回地址。轉(zhuǎn)子指令先把返回地址放到*一個(gè)存放器中，再由子程序?qū)⒋娣牌髦械娜蒉D(zhuǎn)移到另一個(gè)平安的地方。 用堆棧保存返回地址。調(diào)用子程序的過(guò)程如圖唱 所示，此時(shí)返回地址保存在堆棧中。21 在*些計(jì)算機(jī)中，調(diào)用子程序的方法是這樣實(shí)現(xiàn)的：轉(zhuǎn)子指令將返回地址存入子程序的第一個(gè)字單元，然后從第二個(gè)字單元開(kāi)場(chǎng)執(zhí)行子程序，請(qǐng)答復(fù)以下問(wèn)題： 為這種方法設(shè)計(jì)一條從子程序轉(zhuǎn)到主程序的返回指令。 在這種情況下，怎么在主、子程序間進(jìn)展參數(shù)的傳遞？ 上述方法是否可用于子程序的嵌套？ 上述方法是否可用于子程序的遞歸即*個(gè)子程序自己調(diào)用自己 ？ 如果改用堆棧方法

17、，是否可實(shí)現(xiàn) 所提出的問(wèn)題？解： 返回指令通常為零地址指令。返回地址保存在堆棧中，執(zhí)行返回指令時(shí)自動(dòng)從堆棧中彈出。而目前返回地址是保存在子程序的第一個(gè)單元中，故此時(shí)返回指令不能再是零地址指令了，而應(yīng)當(dāng)是一地址指令。如：間接尋址可找到返回地址，然后無(wú)條件轉(zhuǎn)移到返回的位置。 在這種情況下，可利用存放器或主存單元進(jìn)展主、子程序間的參數(shù)傳遞。 可以用于子程序的嵌套多重轉(zhuǎn)子 。因?yàn)槊總€(gè)返回地址都放在調(diào)用的子程序的第一個(gè)單元中。 不可以用于子程序的遞歸，因?yàn)楫?dāng)*個(gè)子程序自己調(diào)用自己時(shí)，子程序第一個(gè)單元的容將被破壞。 如果改用堆棧方法，可以實(shí)現(xiàn)子程序的遞歸，因堆棧具有后進(jìn)先出的功能。第四章 證明在全加器里，

18、進(jìn)位傳遞函數(shù)。解：并行加法器中的每一個(gè)全加器都有一個(gè)從低位送來(lái)的進(jìn)位和一個(gè)傳送給較高位的進(jìn)位。進(jìn)位表達(dá)式為欲證明，也就是要證明用卡諾圖法，圖-a和-b分別是兩個(gè)邏輯表達(dá)式的卡諾圖。兩個(gè)卡諾圖一樣，兩個(gè)邏輯表達(dá)式就相等，則進(jìn)位傳遞函數(shù)的兩種形式相等。 *加法器采用組并行、組間并行的進(jìn)位鏈， 位一組，寫出進(jìn)位信號(hào)C 的邏輯表達(dá)式。 設(shè)計(jì)一個(gè) 位先行進(jìn)位加法器，每 位為一組，采用兩級(jí)先行進(jìn)位線路。 * 和Y ，試用它們的變形補(bǔ)碼計(jì)算出* Y ，并指出結(jié)果是否溢出。 * ，Y * ，Y * ，Y * ，Y * 和Y ，試用它們的變形補(bǔ)碼計(jì)算出* Y ，并指出結(jié)果是否溢出。 * ，Y * ，Y * ，Y

19、 * ，Y 設(shè)以下數(shù)據(jù)長(zhǎng) 位，包括 位符號(hào)位，采用補(bǔ)碼表示，分別寫出每個(gè)數(shù)據(jù)右移或左移 位之后的結(jié)果。 分別用原碼乘法和補(bǔ)碼乘法計(jì)算* Y 。 * ，Y * ，Y * Y ，過(guò)程略。 根據(jù)補(bǔ)碼兩位乘法規(guī)則推導(dǎo)出補(bǔ)碼 位乘法的規(guī)則。解：先根據(jù)補(bǔ)碼 位乘法推出補(bǔ)碼 位乘法規(guī)則，再根據(jù)補(bǔ)碼 位乘法推出補(bǔ)碼位乘法規(guī)則。 分別用原碼和補(bǔ)碼加減交替法計(jì)算* Y 。 * ，Y * ，Y * ，Y * ，Y 設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)局部均用補(bǔ)碼表示，按照浮點(diǎn)數(shù)的運(yùn)算規(guī)則，計(jì)算以下各題： 設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)局部均用補(bǔ)碼表示，按照浮點(diǎn)數(shù)的運(yùn)算規(guī)則，計(jì)算以下各題： 用流程圖描述浮點(diǎn)除法運(yùn)算的算法步驟。 設(shè)計(jì)一個(gè) 位

20、碼加法器。解：設(shè) 位被加數(shù)為A A A A ，加數(shù)為B B B B 。5421碼的校正關(guān)系如表-所示。第五章 如何區(qū)別存儲(chǔ)器和存放器？ 兩者是一回事的說(shuō)法對(duì)嗎？解：存儲(chǔ)器和存放器不是一回事。存儲(chǔ)器在CPU 的外邊，專門用來(lái)存放程序和數(shù)據(jù)，訪問(wèn)存儲(chǔ)器的速度較慢。存放器屬于CPU 的一局部，訪問(wèn)存放器的速度很快。 存儲(chǔ)器的主要功能是什么？ 為什么要把存儲(chǔ)系統(tǒng)分成假設(shè)干個(gè)不同層次？ 主要有哪些層次？解：存儲(chǔ)器的主要功能是用來(lái)保存程序和數(shù)據(jù)。存儲(chǔ)系統(tǒng)是由幾個(gè)容量、速度和價(jià)格各不一樣的存儲(chǔ)器用硬件、軟件、硬件與軟件相結(jié)合的方法連接起來(lái)的系統(tǒng)。把存儲(chǔ)系統(tǒng)分成假設(shè)干個(gè)不同層次的目的是為了解決存儲(chǔ)容量、存取速

21、度和價(jià)格之間的矛盾。由高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器構(gòu)成的三級(jí)存儲(chǔ)系統(tǒng)可以分為兩個(gè)層次，其中高速緩存和主存間稱為Cache 主存存儲(chǔ)層次Cache 存儲(chǔ)系統(tǒng) ；主存和輔存間稱為主存 輔存存儲(chǔ)層次虛擬存儲(chǔ)系統(tǒng) 。 什么是半導(dǎo)體存儲(chǔ)器？ 它有什么特點(diǎn)？解：采用半導(dǎo)體器件制造的存儲(chǔ)器，主要有MOS 型存儲(chǔ)器和雙極型存儲(chǔ)器兩大類。半導(dǎo)體存儲(chǔ)器具有容量大、速度快、體積小、可靠性高等特點(diǎn)。半導(dǎo)體隨機(jī)存儲(chǔ)器存儲(chǔ)的信息會(huì)因?yàn)閿嚯姸鴨适А?SRAM 記憶單元電路的工作原理是什么？ 它和DRAM 記憶單元電路相比有何異同點(diǎn)？解：SRAM 記憶單元由 個(gè)MOS 管組成，利用雙穩(wěn)態(tài)觸發(fā)器來(lái)存儲(chǔ)信息，可以對(duì)其進(jìn)展

22、讀或?qū)?，只要電源不斷電，信息將可保存。DRAM 記憶單元可以由 個(gè)和單個(gè)MOS管組成，利用柵極電容存儲(chǔ)信息，需要定時(shí)刷新。 動(dòng)態(tài)RAM 為什么要刷新？ 一般有幾種刷新方式？ 各有什么優(yōu)缺點(diǎn)？解：DRAM 記憶單元是通過(guò)柵極電容上存儲(chǔ)的電荷來(lái)暫存信息的，由于電容上的電荷會(huì)隨著時(shí)間的推移被逐漸泄放掉，因此每隔一定的時(shí)間必須向柵極電容補(bǔ)充一次電荷，這個(gè)過(guò)程就叫做刷新。常見(jiàn)的刷新方式有集中式、分散式和異步式 種。集中方式的特點(diǎn)是讀寫操作時(shí)不受刷新工作的影響，系統(tǒng)的存取速度比擬高；但有死區(qū)，而且存儲(chǔ)容量越大，死區(qū)就越長(zhǎng)。分散方式的特點(diǎn)是沒(méi)有死區(qū)；但它加長(zhǎng)了系統(tǒng)的存取周期，降低了整機(jī)的速度，且刷新過(guò)于頻繁

23、，沒(méi)有充分利用所允許的最大刷新間隔。異步方式雖然也有死區(qū)，但比集中方式的死區(qū)小得多，而且減少了刷新次數(shù)，是比擬實(shí)用的一種刷新方式。 一般存儲(chǔ)芯片都設(shè)有片選端 ，它有什么用途？解：片選線用來(lái)決定該芯片是否被選中。，芯片被選中；1，芯片不選中。 DRAM 芯片和SRAM 芯片通常有何不同？解：主要區(qū)別有： DRAM 記憶單元是利用柵極電容存儲(chǔ)信息；SRAM 記憶單元利用雙穩(wěn)態(tài)觸發(fā)器來(lái)存儲(chǔ)信息。 DRAM 集成度高，功耗小，但存取速度慢，一般用來(lái)組成大容量主存系統(tǒng)；SRAM的存取速度快，但集成度低，功耗也較大，所以一般用來(lái)組成高速緩沖存儲(chǔ)器和小容量主存系統(tǒng)。 SRAM 芯片需要有片選端 ，DRAM

24、芯片可以不設(shè)，而用行選通信號(hào)、列選通兼作片選信號(hào)。 SRAM 芯片的地址線直接與容量相關(guān)，而DRAM 芯片常采用了地址復(fù)用技術(shù)，以減少地址線的數(shù)量。 有哪幾種只讀存儲(chǔ)器？ 它們各自有何特點(diǎn)？解：MROM ：可靠性高，集成度高，形成批量之后價(jià)格廉價(jià)，但用戶對(duì)制造廠的依賴性過(guò)大，靈活性差。PROM ：允許用戶利用專門的設(shè)備編程器寫入自己的程序，但一旦寫入后，其容將無(wú)法改變。寫入都是不可逆的，所以只能進(jìn)展一次性寫入。EPROM ：不僅可以由用戶利用編程器寫入信息，而且可以對(duì)其容進(jìn)展屢次改寫。EPROM 又可分為兩種：紫外線擦除UVEPROM和電擦除EEPROM 。閃速存儲(chǔ)器：既可在不加電的情況下長(zhǎng)期

25、保存信息，又能在線進(jìn)展快速擦除與重寫，兼?zhèn)淞薊EPROM 和RAM 的優(yōu)點(diǎn)。 說(shuō)明存取周期和存取時(shí)間的區(qū)別。解：存取周期是指主存進(jìn)展一次完整的讀寫操作所需的全部時(shí)間，即連續(xù)兩次訪問(wèn)存儲(chǔ)器操作之間所需要的最短時(shí)間。存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存取周期一定大于存取時(shí)間。 一個(gè)K 的存儲(chǔ)芯片需要多少根地址線、數(shù)據(jù)輸入線和輸出線？解：需要 根地址線， 根數(shù)據(jù)輸入和輸出線。 *機(jī)字長(zhǎng)為 位，其存儲(chǔ)容量是KB ，按字編址的尋址圍是多少？ 假設(shè)主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：*機(jī)字長(zhǎng)為 位，其存儲(chǔ)容量是KB ，按字編址的尋址圍是KW 。假設(shè)主存以字節(jié)編

26、址，每一個(gè)存儲(chǔ)字包含 個(gè)單獨(dú)編址的存儲(chǔ)字節(jié)。假設(shè)采用大端方案，即字地址等于最高有效字節(jié)地址，且字地址總是等于 的整數(shù)倍，正好用地址碼的最末兩位來(lái)區(qū)分同一個(gè)字中的 個(gè)字節(jié)。主存字地址和字節(jié)地址的分配情況如圖- 所示。 一個(gè)容量為K 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？ 中選用以下不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？K位，K位，K位，1K位，K位，K位。解：地址線 根，數(shù)據(jù)線 根，共 根。假設(shè)選用不同規(guī)格的存儲(chǔ)芯片，則需要：K位芯片片，K位芯片片，K位芯片片，K位芯片片，K位芯片16片，K位芯片 片。 現(xiàn)有 的存儲(chǔ)芯片，假設(shè)用它組成容量為K 的存儲(chǔ)器。試求： 實(shí)現(xiàn)該存儲(chǔ)器所需的芯片數(shù)量？ 假

27、設(shè)將這些芯片分裝在假設(shè)干塊板上，每塊板的容量為K ，該存儲(chǔ)器所需的地址線總位數(shù)是多少？ 其中幾位用于選板？ 幾位用于選片？ 幾位用作片地址？解： 需 的芯片 片。 該存儲(chǔ)器所需的地址線總位數(shù)是位，其中位用于選板，位用于選片，10位用作片地址。 *機(jī)字長(zhǎng) 位，現(xiàn)采用半導(dǎo)體存儲(chǔ)器作主存，其地址線為 位，假設(shè)使用K 的SRAM 芯片組成該機(jī)所允許的最大主存空間，并采用存儲(chǔ)模板構(gòu)造形式。 假設(shè)每塊模板容量為K ，共需多少塊存儲(chǔ)模板？ 畫出一個(gè)模板各芯片的連接邏輯圖。解： 根據(jù)題干可知存儲(chǔ)器容量為 KB ，故共需 塊存儲(chǔ)模板。 一個(gè)模板各芯片的連接邏輯圖如圖- 所示。 *半導(dǎo)體存儲(chǔ)器容量K ，可選SRA

28、M 芯片的容量為K ；地址總線A A 低 ，雙向數(shù)據(jù)總線D D 低 ，由RW線控制讀寫。請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器的邏輯圖，并注明地址分配、片選邏輯及片選信號(hào)的極性。解：存儲(chǔ)器的邏輯圖與圖唱 很相似，區(qū)別僅在于地址線的連接上，故省略。地址分配如下： 現(xiàn)有如下存儲(chǔ)芯片：K 的ROM 、K 的RAM 、K 的ROM 。假設(shè)用它們組成容量為KB 的存儲(chǔ)器，前KB 為ROM ，后KB 為RAM ，CPU 的地址總線 位。 各種存儲(chǔ)芯片分別用多少片？ 正確選用譯碼器及門電路，并畫出相應(yīng)的邏輯構(gòu)造圖。 指出有無(wú)地址重疊現(xiàn)象。解： 需要用K 的ROM 芯片 片，K 的RAM 芯片片。不能使用K 的ROM 芯片，因

29、為它大于ROM 應(yīng)有的空間。 各存儲(chǔ)芯片的地址分配如下： 用容量為K 的DRAM 芯片構(gòu)成KB 的存儲(chǔ)器。 畫出該存儲(chǔ)器的構(gòu)造框圖。 設(shè)存儲(chǔ)器的讀寫周期均為 s ，CPU 在s 至少要訪存一次，試問(wèn)采用哪種刷新方式比擬合理？ 相鄰兩行之間的刷新間隔是多少？ 對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？解： 存儲(chǔ)器的構(gòu)造框圖如圖- 所示。 因?yàn)橐驝PU 在s 至少要訪存一次，所以不能使用集中刷新方式，分散和異步刷新方式都可以使用，但異步刷新方式比擬合理。相鄰兩行之間的刷新間隔 最大刷新間隔時(shí)間 行數(shù) ms s 。取 s ，即進(jìn)展讀或?qū)懖僮?次之后刷新一行。對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷

30、新時(shí)間 s s 有一個(gè) 位機(jī)，采用單總線構(gòu)造，地址總線 位A A ，數(shù)據(jù)總線 位D D ，控制總線中與主存有關(guān)的信號(hào)有MREQ低電平有效允許訪存和RW高電平為讀命令，低電平為寫命令 。主存地址分配如下：從 為系統(tǒng)程序區(qū)，由ROM 芯片組成；從 為用戶程序區(qū)；最后最址K 地址空間為系統(tǒng)程序工作區(qū)。上述地址均用十進(jìn)制表示，按字節(jié)編址?，F(xiàn)有如下存儲(chǔ)芯片：K 的ROM ，K 、K 、K 、K 的SRAM 。請(qǐng)從上述規(guī)格中選用芯片設(shè)計(jì)該機(jī)主存儲(chǔ)器，畫出主存的連接框圖，并請(qǐng)注意畫出片選邏輯及與CPU 的連接。解：根據(jù)CPU 的地址線、數(shù)據(jù)線，可確定整個(gè)主存空間為K 。系統(tǒng)程序區(qū)由ROM 芯片組成；用戶程序

31、區(qū)和系統(tǒng)程序工作區(qū)均由RAM 芯片組成。共需：K 的ROM 芯片 片，K 的SRAM 芯片 片，K 的SRAM 芯片 片。主存地址分配如圖- 所示，主存的連接框圖如圖- 所示。 *半導(dǎo)體存儲(chǔ)器容量KB ，其中固化區(qū)KB ，可選EPROM 芯片為K ；可隨機(jī)讀寫區(qū)KB ，可選SRAM 芯片有：K 、K 、K 。地址總線A A A 為最低位 ，雙向數(shù)據(jù)總線D D D 為最低位 ，RW控制讀寫，MREQ為低電平時(shí)允許存儲(chǔ)器工作信號(hào)。請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器邏輯圖，注明地址分配、片選邏輯、片選信號(hào)極性等。 *機(jī)地址總線 位A A A 為最低位 ，訪存空間KB 。外圍設(shè)備與主存統(tǒng)一編址，IO 空間占用FC

32、FFFFH 。現(xiàn)用 芯片K 構(gòu)成主存儲(chǔ)器，請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器邏輯圖，并畫出芯片地址線、數(shù)據(jù)線與總線的連接邏輯以及行選信號(hào)與列選信號(hào)的邏輯式，使訪問(wèn)IO 時(shí)不訪問(wèn)主存。動(dòng)態(tài)刷新邏輯可以暫不考慮。解：存儲(chǔ)器邏輯圖如圖- 所示，為簡(jiǎn)單起見(jiàn)，在圖中沒(méi)有考慮行選信號(hào)和列選信號(hào)，行選信號(hào)和列選信號(hào)的邏輯式可參考下題。在KB 空間的最后KB 為IO 空間，在此區(qū)間CS無(wú)效，不訪問(wèn)主存。 有K 的DRAM 芯片，其引腳功能如下：地址輸入A A ，行地址選擇RAS ，列地址選擇CAS ，數(shù)據(jù)輸入端DIN ，數(shù)據(jù)輸出端DOUT ，控制端WE 。請(qǐng)用給定芯片構(gòu)成KB 的存儲(chǔ)器，采用奇偶校驗(yàn)，試問(wèn)：需要芯片的總數(shù)是

33、多少？ 并請(qǐng)： 正確畫出存儲(chǔ)器的連接框圖。 寫出各芯片RAS和CAS形成條件。 假設(shè)芯片部采用 矩陣排列，求異步刷新時(shí)該存儲(chǔ)器的刷新間隔。解： 需要的芯片數(shù) 片，存儲(chǔ)器的連接框圖如圖- 所示。 假設(shè)芯片部采用 矩陣排列，設(shè)芯片的最大刷新間隔時(shí)間為ms ，則相鄰兩行之間的刷新間隔為：刷新間隔 最大刷新間隔時(shí)間 行數(shù) ms s可取刷新間隔 s 。并行存儲(chǔ)器有哪幾種編址方式？ 簡(jiǎn)述低位穿插編址存儲(chǔ)器的工作原理。解：并行存儲(chǔ)器有單體多字、多體單字和多體多字等幾種系統(tǒng)。多體穿插訪問(wèn)存儲(chǔ)器可分為高位穿插編址存儲(chǔ)器和低位穿插編址存儲(chǔ)器。低位穿插編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲(chǔ)體中，而同一存儲(chǔ)體

34、的地址都是不連續(xù)的。存儲(chǔ)器地址存放器的低位局部經(jīng)過(guò)譯碼選擇不同的存儲(chǔ)體，而高位局部則指向存儲(chǔ)體的存儲(chǔ)字。如果采用分時(shí)啟動(dòng)的方法，可以在不改變每個(gè)存儲(chǔ)體存取周期的前提下，提高整個(gè)主存的速度。 并行存儲(chǔ)器有哪幾種編址方式？ 簡(jiǎn)述低位穿插編址存儲(chǔ)器的工作原理。解：并行存儲(chǔ)器有單體多字、多體單字和多體多字等幾種系統(tǒng)。多體穿插訪問(wèn)存儲(chǔ)器可分為高位穿插編址存儲(chǔ)器和低位穿插編址存儲(chǔ)器。低位穿插編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲(chǔ)體中，而同一存儲(chǔ)體的地址都是不連續(xù)的。存儲(chǔ)器地址存放器的低位局部經(jīng)過(guò)譯碼選擇不同的存儲(chǔ)體，而高位局部則指向存儲(chǔ)體的存儲(chǔ)字。如果采用分時(shí)啟動(dòng)的方法，可以在不改變每個(gè)存儲(chǔ)體存取

35、周期的前提下，提高整個(gè)主存的速度。 什么是高速緩沖存儲(chǔ)器？ 它與主存是什么關(guān)系？ 其根本工作過(guò)程如何？解：高速緩沖存儲(chǔ)器位于主存和CPU 之間，用來(lái)存放當(dāng)前正在執(zhí)行的程序段和數(shù)據(jù)中的活潑局部，使CPU 的訪存操作大多數(shù)針對(duì)Cache 進(jìn)展，從而使程序的執(zhí)行速度大大提高。高速緩沖存儲(chǔ)器的存取速度接近于CPU 的速度，但是容量較小，它保存的信息只是主存中最急需處理的假設(shè)干塊的副本。當(dāng)CPU 發(fā)出讀請(qǐng)求時(shí)，如果Cache 命中，就直接對(duì)Cache 進(jìn)展讀操作，與主存無(wú)關(guān)；如果Cache 不命中，則仍需訪問(wèn)主存，并把該塊信息一次從主存調(diào)入Cache 。假設(shè)此時(shí)Cache 已滿，則須根據(jù)*種替換算法，用

36、這個(gè)塊替換掉Cache 中原來(lái)的*塊信息。 Cache 做在CPU 芯片有什么好處？ 將指令Cache 和數(shù)據(jù)Cache 分開(kāi)又有什么好處？解：Cache 做在CPU 芯片可以提高CPU 訪問(wèn)Cache 的速度。將指令Cache 和數(shù)據(jù)Cache 分開(kāi)的好處是分體緩存支持并行訪問(wèn)，即在取指部件取指令的同時(shí)，取數(shù)部件要取數(shù)據(jù)。并且，指令在程序執(zhí)行中一般不需要修改，故指令Cache 中的容不需寫回到主存中去。 設(shè)*機(jī)主存容量為MB ，Cache 容量為KB ，每塊包含 個(gè)字，每字 位，設(shè)計(jì)一個(gè)四路組相聯(lián)映像即Cache 每組共有四個(gè)塊的Cache 組織，要求： 畫出主存地址字段中各段的位數(shù)。 設(shè)C

37、ache 的初態(tài)為空，CPU 依次從主存第 、 、 、 、 號(hào)單元讀出 個(gè)字主存一次讀出一個(gè)字 ，并重復(fù)按此次序讀 次，問(wèn)命中率是多少？ 假設(shè)Cache 的速度是主存的 倍，試問(wèn)有Cache 和無(wú)Cache 相比，速度提高多少倍？解： 主存容量為MB ，按字節(jié)編址，所以主存地址為 位，地址格式如圖-所示。 由于每個(gè)字塊有 個(gè)字，所以主存第 、 、 、 、 號(hào)字單元分別在字塊 中，采用四路組相聯(lián)映像將分別映像到第 組 組中，但Cache 起始為空，所以第一次讀時(shí)每一塊中的第一個(gè)單元沒(méi)命中，但后面 次每個(gè)單元均可以命中。 設(shè)Cache 的存取周期為T ，則主存的存取周期為 T 。無(wú)Cache 的訪

38、存時(shí)間為 T所以速度提高倍數(shù) 倍。 什么叫虛擬存儲(chǔ)器？ 采用虛擬存儲(chǔ)技術(shù)能解決什么問(wèn)題？解：虛擬存儲(chǔ)器由主存儲(chǔ)器和聯(lián)機(jī)工作的輔助存儲(chǔ)器通常為磁盤存儲(chǔ)器共同組成，這兩個(gè)存儲(chǔ)器在硬件和系統(tǒng)軟件的共同管理下工作，對(duì)于應(yīng)用程序員，可以把它們看作是一個(gè)單一的存儲(chǔ)器。采用虛擬存儲(chǔ)技術(shù)可以解決主存容量缺乏的問(wèn)題。虛擬存儲(chǔ)器將主存和輔存的地址空間統(tǒng)一編址，形成一個(gè)龐大的存儲(chǔ)空間。在這個(gè)大空間里，用戶可以自由編程，完全不必考慮程序在主存是否裝得下以及這些程序?qū)?lái)在主存中的實(shí)際存放位置。 采用頁(yè)式虛擬存儲(chǔ)器， *程序中一條指令的虛地址是： 。該程序的頁(yè)表起始地址是 ，頁(yè)面大小K ，頁(yè)表中有關(guān)單元最末四位實(shí)頁(yè)號(hào)見(jiàn)下

39、表：請(qǐng)指出指令地址虛地址變換后的主存實(shí)地址。解：頁(yè)面大小K ，頁(yè)地址 位，根據(jù)頁(yè)表，可以得出主存實(shí)地址為 。第六章 控制器有哪幾種控制方式？ 各有何特點(diǎn)？解：控制器的控制方式可以分為 種：同步控制方式、異步控制方式和聯(lián)合控制方式。同步控制方式的各項(xiàng)操作都由統(tǒng)一的時(shí)序信號(hào)控制，在每個(gè)機(jī)器周期中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位和工作脈沖。這種控制方式設(shè)計(jì)簡(jiǎn)單，容易實(shí)現(xiàn)；但是對(duì)于許多簡(jiǎn)單指令來(lái)說(shuō)會(huì)有較多的空閑時(shí)間，造成較大數(shù)量的時(shí)間浪費(fèi)，從而影響了指令的執(zhí)行速度。異步控制方式的各項(xiàng)操作不采用統(tǒng)一的時(shí)序信號(hào)控制，而根據(jù)指令或部件的具體情況決定，需要多少時(shí)間，就占用多少時(shí)間。異步控制方式?jīng)]有時(shí)間上的浪費(fèi)，因而提高

40、了機(jī)器的效率，但是控制比擬復(fù)雜。聯(lián)合控制方式是同步控制和異步控制相結(jié)合的方式。 什么是三級(jí)時(shí)序系統(tǒng)？解：三級(jí)時(shí)序系統(tǒng)是指機(jī)器周期、節(jié)拍和工作脈沖。計(jì)算機(jī)中每個(gè)指令周期劃分為假設(shè)干個(gè)機(jī)器周期，每個(gè)機(jī)器周期劃分為假設(shè)干個(gè)節(jié)拍，每個(gè)節(jié)拍中設(shè)置一個(gè)或幾個(gè)工作脈沖。 控制器有哪些根本功能？ 它可分為哪幾類？ 分類的依據(jù)是什么？解：控制器的根本功能有： 從主存中取出一條指令，并指出下一條指令在主存中的位置。 對(duì)指令進(jìn)展譯碼或測(cè)試，產(chǎn)生相應(yīng)的操作控制信號(hào)，以便啟動(dòng)規(guī)定的動(dòng)作。 指揮并控制CPU 、主存和輸入輸出設(shè)備之間的數(shù)據(jù)流動(dòng)?？刂破骺煞譃榻M合邏輯型、存儲(chǔ)邏輯型、組合邏輯與存儲(chǔ)邏輯結(jié)合型 類，分類的依據(jù)在

41、于控制器的核心 微操作信號(hào)發(fā)生器控制單元CU的實(shí)現(xiàn)方法不同。 中央處理器有哪些功能？ 它由哪些根本部件所組成？解：從程序運(yùn)行的角度來(lái)看，CPU 的根本功能就是對(duì)指令流和數(shù)據(jù)流在時(shí)間與空間上實(shí)施正確的控制。對(duì)于 諾依曼構(gòu)造的計(jì)算機(jī)而言，數(shù)據(jù)流是根據(jù)指令流的操作而形成的，也就是說(shuō)數(shù)據(jù)流是由指令流來(lái)驅(qū)動(dòng)的。中央處理器由運(yùn)算器和控制器組成。 中央處理器中有哪幾個(gè)主要存放器？ 試說(shuō)明它們的構(gòu)造和功能。解：CPU 中的存放器是用來(lái)暫時(shí)保存運(yùn)算和控制過(guò)程中的中間結(jié)果、最終結(jié)果及控制、狀態(tài)信息的，它可分為通用存放器和專用存放器兩大類。通用存放器可用來(lái)存放原始數(shù)據(jù)和運(yùn)算結(jié)果，有的還可以作為變址存放器、計(jì)數(shù)器、地

42、址指針等。專用存放器是專門用來(lái)完成*一種特殊功能的存放器，如程序計(jì)數(shù)器PC 、指令存放器IR 、存儲(chǔ)器地址存放器MAR 、存儲(chǔ)器數(shù)據(jù)存放器MDR 、狀態(tài)標(biāo)志存放器PSWR 等。 *機(jī)CPU 芯片的主振頻率為MHz ，其時(shí)鐘周期是多少s ？ 假設(shè)每個(gè)機(jī)器周期平均包含 個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為 MIPS ，試問(wèn)： 平均指令周期是多少s ？ 平均每個(gè)指令周期含有多少個(gè)機(jī)器周期？ 假設(shè)改用時(shí)鐘周期為 s 的CPU 芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS ？ 假設(shè)要得到 萬(wàn)次s 的指令執(zhí)行速度，則應(yīng)采用主振頻率為多少M(fèi)Hz 的CPU芯片？解：時(shí)鐘周期 MHz s 平均指令周期 MI

43、PS s 機(jī)器周期 s s平均每個(gè)指令周期的機(jī)器周期數(shù) s s 主振頻率 MHz 以一條典型的單地址指令為例，簡(jiǎn)要說(shuō)明以下部件在計(jì)算機(jī)的取指周期和執(zhí)行周期中的作用。 程序計(jì)數(shù)器PC ； 指令存放器IR ； 算術(shù)邏輯運(yùn)算部件ALU ； 存儲(chǔ)器數(shù)據(jù)存放器MDR ； 存儲(chǔ)器地址存放器MAR 。解： 程序計(jì)數(shù)器PC ：存放指令地址； 指令存放器IR ：存放當(dāng)前指令； 算術(shù)邏輯運(yùn)算部件ALU ：進(jìn)展算邏運(yùn)算； 存儲(chǔ)器數(shù)據(jù)存放器MDR ：存放寫入或讀出的數(shù)據(jù)指令； 存儲(chǔ)器地址存放器MAR ：存放寫入或讀出的數(shù)據(jù)指令的地址。以單地址指令加INC A為例，該指令分為 個(gè)周期：取指周期、分析取數(shù)周期、執(zhí)行周期。

44、 個(gè)周期完成的操作如表- 所示。 什么是指令周期？ 什么是CPU 周期？ 它們之間有什么關(guān)系？解：指令周期是指取指令、分析取數(shù)到執(zhí)行指令所需的全部時(shí)間。CPU 周期機(jī)器周期是完成一個(gè)根本操作的時(shí)間。一個(gè)指令周期劃分為假設(shè)干個(gè)CPU 周期。 指令和數(shù)據(jù)都存放在主存，如何識(shí)別從主存儲(chǔ)器中取出的是指令還是數(shù)據(jù)？解：指令和數(shù)據(jù)都存放在主存，它們都以二進(jìn)制代碼形式出現(xiàn)，區(qū)分的方法為： 取指令或數(shù)據(jù)時(shí)所處的機(jī)器周期不同：取指周期取出的是指令；分析取數(shù)或執(zhí)行周期取出的是數(shù)據(jù)。 取指令或數(shù)據(jù)時(shí)地址的來(lái)源不同：指令地址來(lái)源于程序計(jì)數(shù)器；數(shù)據(jù)地址來(lái)源于地址形成部件。 CPU 中指令存放器是否可以不要？ 指令譯碼器

45、是否能直接對(duì)存儲(chǔ)器數(shù)據(jù)存放器MDR 中的信息譯碼？ 為什么？ 請(qǐng)以無(wú)條件轉(zhuǎn)移指令JMP A 為例說(shuō)明。解：指令存放器不可以不要。指令譯碼器不能直接對(duì)MDR 中的信息譯碼，因?yàn)樵谌≈钢芷贛DR 的容是指令，而在取數(shù)周期MDR 的容是操作數(shù)。以JMP A 指令為例，假設(shè)指令占兩個(gè)字，第一個(gè)字為操作碼，第二個(gè)字為轉(zhuǎn)移地址，它們從主存中取出時(shí)都需要經(jīng)過(guò)MDR ，其中只有第一個(gè)字需要送至指令存放器，并且進(jìn)展指令的譯碼，而第二個(gè)字不需要送指令存放器。 設(shè)一地址指令格式如下： OP A現(xiàn)在有 條一地址指令：LOAD取數(shù) 、ISZ加為零跳 、DSZ減為零跳 、STORE存數(shù) ，在一臺(tái)單總線單累加器構(gòu)造的機(jī)器上

46、運(yùn)行，試排出這 條指令的微操作序列。要求：當(dāng)排ISZ 和DSZ 指令時(shí)不要破壞累加存放器Acc 原來(lái)的容。解： LOAD取數(shù)指令PC MAR ，READ ；取指令MM MDRMDR IR ，PC PCA MAR ，READ ；取數(shù)據(jù)送AccMM MDRMDR Acc ISZ加為零跳指令取指令微操作略。A MAR ，READ ；取數(shù)據(jù)送AccMM MDRMDR AccAcc Acc ；加If Z then PC PC ；結(jié)果為 ，PC Acc MDR ，WRITE ；保存結(jié)果MDR MMAcc Acc ；恢復(fù)Acc DSZ減為零跳指令取指令微操作略。A MAR ，READ ；取數(shù)據(jù)送AccMM

47、MDRMDR AccAcc Acc ；減If Z then PC PC ；結(jié)果為 ，PC Acc MDR ，WRITE ；保存結(jié)果MDR MMAcc Acc ；恢復(fù)Acc STORE存數(shù)指令：取指令微操作略。A MAR ；Acc 中的數(shù)據(jù)寫入主存單元Acc MDR ，WRITEMDR MM *計(jì)算機(jī)的CPU 部構(gòu)造如圖唱 所示。兩組總線之間的所有數(shù)據(jù)傳送通過(guò)ALU 。ALU 還具有完成以下功能的能力：F A ；F BF A ； F B F A ； F B 寫出轉(zhuǎn)子指令JSR的取指和執(zhí)行周期的微操作序列。JSR 指令占兩個(gè)字，第一個(gè)字是操作碼，第二個(gè)字是子程序的入口地址。返回地址保存在存儲(chǔ)器堆棧

48、中，堆棧指示器始終指向棧頂。解： PC B ，F(xiàn) B ，F(xiàn) MAR ，Read ；取指令的第一個(gè)字 PC B ，F(xiàn) B ，F(xiàn) PC MDR B ，F(xiàn) B ，F(xiàn) IR PC B ，F(xiàn) B ，F(xiàn) MAR ，Read ；取指令的第二個(gè)字 PC B ，F(xiàn) B ，F(xiàn) PC MDR B ，F(xiàn) B ，F(xiàn) Y SP B ，F(xiàn) B ，F(xiàn) SP ，F(xiàn) MAR ；修改棧指針，返回地址壓入堆棧 PC B ，F(xiàn) B ，F(xiàn) MDR ，Write Y A ，F(xiàn) A ，F(xiàn) PC ；子程序的首地址 PC End *機(jī)主要部件如圖- 所示。 請(qǐng)補(bǔ)充各部件間的主要連接線，并注明數(shù)據(jù)流動(dòng)方向。 擬出指令A(yù)DD R ，R 的執(zhí)行流程含

49、取指過(guò)程與確定后繼指令地址 。該指令的含義是進(jìn)展加法操作，源操作數(shù)地址和目的操作數(shù)地址分別在存放器R 和R中，目的操作數(shù)尋址方式為自增型存放器間址。解： 將各部件間的主要連接線補(bǔ)充完后如圖- 所示。 指令A(yù)DD R ，R 的含義為R R R R R指令的執(zhí)行流程如下： PC MAR ；取指令 Read MMAR MDR IR PC PC R MAR ；取被加數(shù) Read MMAR MDR C R MAR ；取加數(shù) Read MMAR MDR DR R ；修改目的地址C D MDR ；求和并保存結(jié)果WriteMDR MM CPU 構(gòu)造如圖唱 所示，其中有一個(gè)累加存放器AC 、一個(gè)狀態(tài)條件存放器和

50、其他 個(gè)存放器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。 標(biāo)明 個(gè)存放器的名稱。 簡(jiǎn)述指令從主存取出送到控制器的數(shù)據(jù)通路。 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)展存取訪問(wèn)的數(shù)據(jù)通路。解： 這 個(gè)存放器中，a 為存儲(chǔ)器數(shù)據(jù)存放器MDR ，b 為指令存放器IR ，c 為存儲(chǔ)器地址存放器MAR ，d 為程序計(jì)數(shù)器PC 。 取指令的數(shù)據(jù)通路：PC MAR MM MDR IR 數(shù)據(jù)從主存中取出的數(shù)據(jù)通路設(shè)數(shù)據(jù)地址為* ：* MAR MM MDR ALU AC數(shù)據(jù)存入主存中的數(shù)據(jù)通路設(shè)數(shù)據(jù)地址為Y ：Y MAR ，AC MDR MM 什么是微命令和微操作？ 什么是微指令？ 微程序和機(jī)器指令有何關(guān)系？

51、微程序和程序之間有何關(guān)系？解：微命令是控制計(jì)算機(jī)各部件完成*個(gè)根本微操作的命令。微操作是指計(jì)算機(jī)中最根本的、不可再分解的操作。微命令和微操作是一一對(duì)應(yīng)的，微命令是微操作的控制信號(hào)，微操作是微命令的操作過(guò)程。微令是假設(shè)干個(gè)微命令的集合。微程序是機(jī)器指令的實(shí)時(shí)解釋器，每一條機(jī)器指令都對(duì)應(yīng)一個(gè)微程序。微程序和程序是兩個(gè)不同的概念。微程序是由微指令組成的，用于描述機(jī)器指令，實(shí)際上是機(jī)器指令的實(shí)時(shí)解釋器，微程序是由計(jì)算機(jī)的設(shè)計(jì)者事先編制好并存放在控制存儲(chǔ)器中的，一般不提供應(yīng)用戶；程序是由機(jī)器指令組成的，由程序員事先編制好并存放在主存儲(chǔ)器中。 什么是垂直型微指令？ 什么是水平型微指令？ 它們各有什么特點(diǎn)？

52、 又有什么區(qū)別？解：垂直型微指令是指一次只能執(zhí)行一個(gè)微命令的微指令；水平型微指令是指一次能定義并能并行執(zhí)行多個(gè)微命令的微指令。垂直型微指令的并行操作能力差，一般只能實(shí)現(xiàn)一個(gè)微操作，控制 個(gè)信息傳送通路，效率低，執(zhí)行一條機(jī)器指令所需的微指令數(shù)目多，執(zhí)行時(shí)間長(zhǎng)；但是微指令與機(jī)器指令很相似，所以容易掌握和利用，編程比擬簡(jiǎn)單，不必過(guò)多地了解數(shù)據(jù)通路的細(xì)節(jié)，且微指令字較短。水平型微指令的并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，執(zhí)行一條機(jī)器指令所需微指令的數(shù)目少，執(zhí)行時(shí)間短；但微指令字較長(zhǎng)，增加了控存的橫向容量，同時(shí)微指令和機(jī)器指令的差異很大，設(shè)計(jì)者只有熟悉了數(shù)據(jù)通路，才有可能編制出理想的微程序，一般用戶不易掌

53、握。 水平型和垂直型微程序設(shè)計(jì)之間各有什么區(qū)別？ 串行微程序設(shè)計(jì)和并行微程序設(shè)計(jì)有什么區(qū)別？解：水平型微程序設(shè)計(jì)是面對(duì)微處理器部邏輯控制的描述，所以把這種微程序設(shè)計(jì)方法稱為硬方法；垂直型微程序設(shè)計(jì)是面向算法的描述，所以把這種微程序設(shè)計(jì)方法稱為軟方法。在串行微程序設(shè)計(jì)中，取微指令和執(zhí)行微指令是順序進(jìn)展的，在一條微指令取出并執(zhí)行之后，才能取下一條微指令；在并行微程序設(shè)計(jì)中，將取微指令和執(zhí)行微指令的操作重疊起來(lái)，從而縮短微周期。 圖唱 給出了*微程序控制計(jì)算機(jī)的局部微指令序列。圖中每一框代表一條微指令。分支點(diǎn)a 由指令存放器IR 的第 、 兩位決定。分支點(diǎn)b 由條件碼C 決定。現(xiàn)采用下址字段實(shí)現(xiàn)該序

54、列的順序控制。微指令地址存放器字長(zhǎng) 位。 設(shè)計(jì)實(shí)現(xiàn)該微指令序列的微指令字之順序控制字段格式。 給出每條微指令的二進(jìn)制編碼地址。 畫出微程序控制器的簡(jiǎn)化框圖。解： 該微程序流程有兩處有分支的地方，第一處有 路分支，由指令操作碼IR IR 指向 條不同的微指令，第二處有 路分支，根據(jù)運(yùn)算結(jié)果C 的值決定后繼微地址。加上順序控制，轉(zhuǎn)移控制字段取 位。圖唱 中共有 條微指令，則下址字段至少需要 位，但因微指令地址存放器字長(zhǎng) 位MAR MAR ，故下址字段取位。微指令的順序控制字段格式如圖- 所示。 轉(zhuǎn)移控制字段 位： 順序控制 由IR IR 控制修改MAR ，MAR 。 由C 控制修改MAR 。微程序

55、流程的微地址安排如圖- 所示。每條微指令的二進(jìn)制編碼地址見(jiàn)表- 。注：每條微指令前的微地址用十六進(jìn)制表示。圖- 微程序流程的微地址安排 微程序控制器的簡(jiǎn)化框圖略。 *機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量 位，微程序可在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制轉(zhuǎn)移的條件共 個(gè)，微指令采用水平型格式，后繼指令地址采用斷定方式，微指令格式如圖- 所示。 微指令中的 個(gè)字段分別應(yīng)為多少位？ 畫出圍繞這種微指令格式的微程序控制器邏輯框圖。解： 因?yàn)榭刂妻D(zhuǎn)移的條件共 個(gè)，則判別測(cè)試字段為 位；因?yàn)榭卮嫒萘繛閭€(gè)單元，所以下地址字段為 位；微命令字段是 位。 對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如圖- 。 *機(jī)

56、有 條微指令I(lǐng) I ，每條微指令所含的微命令控制信號(hào)如表- 所列。圖唱 微程序控制器邏輯框圖a j 分別代表 種不同性質(zhì)的微命令信號(hào)，假設(shè)一條微指令的操作控制字段為位，請(qǐng)安排微指令的操作控制字段格式，并將全部微指令代碼化。解：因?yàn)槲⒅噶畹牟僮骺刂谱侄沃挥?位，所以不能采用直接控制法。又因?yàn)槲⒅噶钪杏卸鄠€(gè)微命令是兼容性的微命令，如微指令I(lǐng) 中的微命令a e ，故也不能采用最短編碼法。最終選用字段編碼法和直接控制法相結(jié)合的方法。將互斥的微命令安排在同一段，兼容的微命令安排在不同的段。b 、i 、j 這 個(gè)微命令是互斥的微命令，把它們安排在一個(gè)段，e 、f 、h 這 個(gè)微命令也是互斥的，把它們也安排

57、在另一個(gè)段。此微指令的操作控制字段格式如圖- 所示。其中：字段 的譯碼器輸出對(duì)應(yīng)的微命令為 無(wú) b i j字段 的譯碼器輸出對(duì)應(yīng)的微命令為 無(wú) e f h將全部 條微指令代碼化可以得到I ：I ：I ：I ：I ：I ：I ：I ： 在微程序控制器中，微程序計(jì)數(shù)器PC 可以用具有加功能的微地址存放器MAR 來(lái)代替，試問(wèn)程序計(jì)數(shù)器PC 是否可以用具有加功能的存儲(chǔ)器地址存放器MAR 代替？解：在微程序控制器中不可以用MAR 來(lái)代替PC 。因?yàn)榭卮嬷兄挥形⒅噶?，為了降低本錢，可以用具有計(jì)數(shù)功能的微地址存放器MAR來(lái)代替PC 。而主存中既有指令又有數(shù)據(jù)，它們都以二進(jìn)制代碼形式出現(xiàn)，取指令和數(shù)據(jù)時(shí)地址的

58、來(lái)源是不同的。取指令：PC MAR取數(shù)據(jù)：地址形成部件 MAR所以不能用MAR 代替PC 。第七章 外部設(shè)備有哪些主要功能？ 可以分為哪些大類？ 各類中有哪些典型設(shè)備？解：外部設(shè)備的主要功能有數(shù)據(jù)的輸入、輸出、成批存儲(chǔ)以及對(duì)信息的加工處理等。外部設(shè)備可以分為五大類：輸入輸出設(shè)備、輔助存儲(chǔ)器、終端設(shè)備、過(guò)程控制設(shè)備和脫機(jī)設(shè)備。其典型設(shè)備有鍵盤、打印機(jī)、磁盤、智能終端、數(shù)模轉(zhuǎn)換器和鍵盤 軟盤數(shù)據(jù)站等。 說(shuō)明磁介質(zhì)存儲(chǔ)器的存儲(chǔ)原理。解：磁介質(zhì)存儲(chǔ)器的存儲(chǔ)過(guò)程是一種電磁轉(zhuǎn)換的過(guò)程。在磁介質(zhì)存儲(chǔ)器中，信息是記錄在一薄層磁性材料上的，這個(gè)薄層稱為磁層。磁層與所附著的載體稱為記錄介質(zhì)或記錄媒體。磁頭是磁記錄

59、設(shè)備的關(guān)鍵部件之一，是一種電磁轉(zhuǎn)換元件，能把電脈沖表示的二進(jìn)制代碼轉(zhuǎn)換成磁記錄介質(zhì)上的磁化狀態(tài)，即電 磁轉(zhuǎn)換；反過(guò)來(lái)，能把磁記錄介質(zhì)上的磁化狀態(tài)轉(zhuǎn)換成電脈沖，即磁 電轉(zhuǎn)換。 分別用RZ 、NRZ 、NRZ唱 、PE 、FM 、MFM 和M FM 制記錄方式記錄下述數(shù)據(jù)序列，畫出寫電流波形。 解： 寫電流波形如圖-a所示。寫電流波形如圖-b所示。 假設(shè)對(duì)磁介質(zhì)存儲(chǔ)器寫入數(shù)據(jù)序列 ，請(qǐng)畫出不歸零唱 制、調(diào)相制、調(diào)頻制、改良的調(diào)頻制等記錄方式的寫電流波形。解：寫電流波形如圖- 所示。 主存儲(chǔ)器與磁介質(zhì)存儲(chǔ)器在工作速度方面的指標(biāo)有什么不同？ 為什么磁盤存儲(chǔ)器采用兩個(gè)以上的指標(biāo)來(lái)說(shuō)明其工作速度？解：主存

60、儲(chǔ)器速度指標(biāo)主要有存取速度和存取周期，而磁介質(zhì)存儲(chǔ)器速度指標(biāo)為平均存取時(shí)間，這是因?yàn)榇沤橘|(zhì)存儲(chǔ)器采用順序存取或直接存取方式。磁盤存儲(chǔ)器的平均存取時(shí)間至少應(yīng)當(dāng)包括平均尋道時(shí)間和平均等待時(shí)間兩局部，因?yàn)榇疟P存儲(chǔ)器首先需要將磁頭移動(dòng)到指定的磁道上，然后將記錄塊旋轉(zhuǎn)到磁頭下方才能進(jìn)展讀寫。 *磁盤組有六片磁盤，每片可有兩個(gè)記錄面，存儲(chǔ)區(qū)域徑為cm ，外徑為cm ，道密度 道cm ，位密度 bcm ，轉(zhuǎn)速 rmin 。試問(wèn)： 共有多少個(gè)存儲(chǔ)面可用？ 共有多少個(gè)圓柱面？ 整個(gè)磁盤組的總存儲(chǔ)容量有多少？ 數(shù)據(jù)傳送率是多少？ 如果*文件長(zhǎng)度超過(guò)一個(gè)磁道的容量，應(yīng)將它記錄在同一存儲(chǔ)面上還是記錄在同一圓柱面上？