實(shí)驗(yàn)2基本邏輯門電路

1、進(jìn)入實(shí)驗(yàn)室的幾點(diǎn)要求和希望1、要像上理論課一樣，積極準(zhǔn)備，認(rèn)真實(shí)驗(yàn)；2、要像到自己家里一樣，保持實(shí)驗(yàn)環(huán)境整潔；3、要像愛護(hù)自己一樣，愛護(hù)我們的實(shí)驗(yàn)設(shè)備。實(shí)驗(yàn)前的準(zhǔn)備工作1、檢查實(shí)驗(yàn)臺(tái)和相關(guān)設(shè)備是否供電正常；2、檢查實(shí)驗(yàn)所用到的電線是否完好無損；3、切記斷電接線，通電實(shí)驗(yàn)，斷電拆線；4、完成后要關(guān)設(shè)備電源，整理實(shí)驗(yàn)臺(tái)。2009年10月數(shù)字電子技術(shù)實(shí)驗(yàn)實(shí)驗(yàn)二 基本邏輯門電路主講人：雷乃清 封海潮 張濤電工電子實(shí)驗(yàn)中心模電實(shí)驗(yàn)室1、實(shí)驗(yàn)?zāi)康?、實(shí)驗(yàn)預(yù)備知識(shí)5、實(shí)驗(yàn)報(bào)告要求4、實(shí)驗(yàn)內(nèi)容及步驟主要內(nèi)容3、實(shí)驗(yàn)設(shè)備與器件1 實(shí)驗(yàn)?zāi)康氖煜み壿嬮T電路的邏輯功能；掌握門電路的使用方法。1 實(shí)驗(yàn)?zāi)康? 實(shí)驗(yàn)預(yù)備知

2、識(shí)2 實(shí)驗(yàn)預(yù)備知識(shí)基本邏輯運(yùn)算與、或、非、異或、同或 1）與2）或3）非4）異或5）同或2 實(shí)驗(yàn)預(yù)備知識(shí)TTL集成電路使用接插集成塊時(shí)，認(rèn)清標(biāo)記，不得插反；電源+4.5+5.5V，注意電源極性；閑置輸入端處理方法： 1）懸空：小規(guī)模、長(zhǎng)接線輸入端/中大規(guī)模集成電路； 2）接高電平：直接接高、通過電阻接、接與非門輸出端； 3）輸入端并聯(lián)。輸入端通過電阻接地：R680 、R4.7k的區(qū)別；輸出端不允許并聯(lián)（OC門、三態(tài)門除外）；輸出端不允許直接接地和高電平，以免燒壞芯片。3 實(shí)驗(yàn)設(shè)備與器件3 實(shí)驗(yàn)設(shè)備與器件KHM-2B型模擬實(shí)驗(yàn)裝置3 實(shí)驗(yàn)設(shè)備與器件74LS00四2輸入與非門3 實(shí)驗(yàn)設(shè)備與器件74

3、LS02四2輸入或非門2 實(shí)驗(yàn)設(shè)備與器件74LS20雙4輸入與非門4 實(shí)驗(yàn)內(nèi)容及步驟4 實(shí)驗(yàn)內(nèi)容及步驟驗(yàn)證74LS20的邏輯功能； 不必一一驗(yàn)證狀態(tài)，只需檢測(cè)各個(gè)引腳分別為為邏輯電平“1”和“0”時(shí)的輸出狀態(tài)即可。驗(yàn)證74LS00、74LS02的邏輯功能；利用基本邏輯門電路設(shè)計(jì)異或門； 寫出邏輯表達(dá)式、化簡(jiǎn)、畫邏輯電路圖、連線、測(cè)試。利用基本邏輯門電路設(shè)計(jì)半加器電路。 理解概念、真值表、邏輯電路圖、接線、測(cè)試。4 實(shí)驗(yàn)內(nèi)容及步驟基本邏輯門電路設(shè)計(jì)異或門異或門邏輯表達(dá)式的化簡(jiǎn)1）方法12）方法24 實(shí)驗(yàn)內(nèi)容及步驟基本邏輯門電路設(shè)計(jì)異或門邏輯電路圖1）方法12）方法24 實(shí)驗(yàn)內(nèi)容及步驟基本邏輯門電路設(shè)計(jì)半加器半加器功能：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的運(yùn)算加法及高位進(jìn)位，二不考慮低位進(jìn)位的邏輯電路。5 實(shí)驗(yàn)報(bào)告要求5 實(shí)驗(yàn)報(bào)告要求列表整理實(shí)驗(yàn)數(shù)據(jù)，畫出實(shí)驗(yàn)電路；實(shí)驗(yàn)數(shù)據(jù)與理論值比較，并分析回答思考題；設(shè)計(jì)出用或非門組成