1、微型計(jì)算機(jī)硬件基礎(chǔ)8086引腳

1、微型機(jī)原理與應(yīng)用第 4 次課章節(jié) 名稱(chēng)第二章 80X86 微處理器地結(jié)構(gòu)223 引腳及功能225 基本時(shí)序目地 要求了解時(shí)序地基本概念 , 掌握 8086 地總線讀寫(xiě)操作時(shí)序 ,掌握 8086 常 用引腳地功能 .主 要 內(nèi) 容 與 時(shí) 間 概 算序號(hào)主要內(nèi)容時(shí)間概算1內(nèi)容回顧5分2指令周期、總線周期、時(shí)鐘周期20 分3一般系統(tǒng)時(shí)序分析10 分48086地引腳及功能50 分5小結(jié)5分6分7分8分共計(jì)100 分重點(diǎn) 難點(diǎn)重點(diǎn)：指令周期、總線周期、時(shí)鐘周期地概念及相互關(guān)系 ,8086 常用引 腳地功能 . 難點(diǎn)：常用引腳地功能 .方法 手段課堂講授 ,結(jié)合總線周期時(shí)序分析 8086地引腳功能 .續(xù)

2、表）課 堂 提 問(wèn)18086地內(nèi)部結(jié)構(gòu)由哪兩個(gè)部分組成？28086地分段原理是什么？3什么是邏輯地址？什么是物理地址？如何求物理地址？本 次 課 內(nèi) 容 總 結(jié)本次課介紹了計(jì)算機(jī)系統(tǒng)中地時(shí)序概念 , 分析了指令周期、總線周 期、機(jī)器周期地關(guān)系 ,并結(jié)合時(shí)序介紹了 8086地引腳及功能 .思 考 題 作 業(yè) 題思考題： 為什么 Pentium 不采用分時(shí)復(fù)用地地址數(shù)據(jù)總線？作業(yè)：P79 7 、 10參考 資料填表說(shuō)明： 1.該表供主講教員備課使用 ,每次課均應(yīng)按表中所列內(nèi)容填寫(xiě),各次課構(gòu)成一門(mén)課教案地整體； 2.表中相關(guān)工程內(nèi)容地詳略程度由主講教員酌情掌握；3.該表可書(shū)寫(xiě)或電腦錄入 ,書(shū)寫(xiě)字跡應(yīng)

3、工整 ,電腦錄入應(yīng)按格式中顯示地字體、字號(hào)仿宋 GB2312 小四）填寫(xiě) ,外語(yǔ)可用 Times New Roman 字體 .授課內(nèi)容備注： 結(jié)合時(shí) 序講解 8086 地 引腳功 能.1知識(shí)地回顧與問(wèn)題地引出上次課我們學(xué)習(xí)了 80X86 系列微處理器地發(fā)展及微處理器地主要技 術(shù)指標(biāo),重點(diǎn)學(xué)習(xí)了 16 位微處理器 8086 地內(nèi)部結(jié)構(gòu)及寄存器結(jié)構(gòu) ,我們 知道 8086地內(nèi)部由兩個(gè)部件組成 ,一個(gè)是 BIU,負(fù)責(zé)所有地總線操作 , 另一 個(gè)是 EU,負(fù)責(zé)譯碼和執(zhí)行指令地操作 , 這兩個(gè)部件既相互配合 , 又相互獨(dú) 立 , 使得 8086 地指令可以以流水線地方式執(zhí)行 , 提高了指令執(zhí)行速度 .

4、在 寄存器結(jié)構(gòu)方面 ,8086 具有 14 個(gè) 16 位寄存器 , 分為通用寄存器、段寄存 器、標(biāo)志寄存器和指令指針寄存器 , 其中段寄存器在存儲(chǔ)器物理地址轉(zhuǎn)換 過(guò)程中地作用是什么呢？用來(lái)保存 20 位段基址地高 16 位, 在形成物理地 址時(shí),左移 4 位,再與 16 位偏移地址相加 ,得到 20 位物理地址 .了解了 8086 地內(nèi)部結(jié)構(gòu)及各部件地主要作用之后 , 本次課我們來(lái)學(xué)習(xí) 8086 地外 部特性,即 8086 地引腳及功能 .通過(guò)這些引腳 ,CPU與其他部件連接 , 以實(shí) 現(xiàn) CPU地控制作用 .一臺(tái)計(jì)算機(jī)地所有操作都必須嚴(yán)格地按照一定地節(jié)拍有序地進(jìn)行 , 這 種定時(shí)關(guān)系稱(chēng)為時(shí)序

5、 .時(shí)序就是指系統(tǒng)中各總線信號(hào) 即地址、數(shù)據(jù)和控制信號(hào)）產(chǎn)生地先 后順序.CPU 各個(gè)引腳地信號(hào)地輸入輸出都必須嚴(yán)格地按照時(shí)序關(guān)系地要 求起作用 , 因此在學(xué)習(xí)引腳功能之前 ,我們首先要了解有關(guān)時(shí)序地一些基 本內(nèi)容 .2指令周期、總線周期和時(shí)鐘周期每條指令地執(zhí)行由取指令、譯碼和執(zhí)行等操作組成 , 執(zhí)行一條指令所 需地時(shí)間稱(chēng)為指令周期 , 不同指令地指令周期是不等長(zhǎng)地 .8086CPU與外部交換信息總是通過(guò)總線進(jìn)行地 .CPU 地每一個(gè)信息輸 入、輸出過(guò)程需要地時(shí)間稱(chēng)為總線周期 , 每當(dāng) CPU要從存儲(chǔ)器或輸入輸出 端口存取一個(gè)字節(jié)或字就需要一個(gè)總線周期 . 一個(gè)指令周期由一個(gè)或若干 個(gè)總線周期

6、組成 .而執(zhí)行指令地一系列操作都是在時(shí)鐘脈沖CLK 地統(tǒng)一控制下一步一步進(jìn)行地 , 時(shí)鐘脈沖地重復(fù)周期稱(chēng)為時(shí)鐘周期 . 時(shí)鐘周期是 CPU地時(shí)間基準(zhǔn),由計(jì)算機(jī)地主頻決定 ,例如,8086 地主頻為 5MHz,則 1個(gè)時(shí)鐘為 200ns.8086CPU地總線周期至少由 4 個(gè)時(shí)鐘周期組成 , 分別以 T1、T2、T3 和 T4表示,如圖 2-12 所示,T 又稱(chēng)為狀態(tài) .用于等待存儲(chǔ)器或 I/O接口響應(yīng)的等待狀態(tài)圖 2-12 8086CPU 地總線周期一個(gè)總線周期完成一次數(shù)據(jù)傳輸 , 至少要有傳送地址和傳送數(shù)據(jù)兩個(gè)過(guò)程. 在第一個(gè)時(shí)鐘周期 T1 期間由 CPU輸出地址 ,在隨后地三個(gè)時(shí)鐘周期(T

7、2 、T3 和 T4用以傳送數(shù)據(jù) .換言之,數(shù)據(jù)傳送必須在 T2T4 這三個(gè)周期內(nèi)完成 ,否則在 T4周期后,總線將作另一次操作 , 開(kāi)始下一個(gè)總線周期 .在實(shí)際應(yīng)用中 , 當(dāng)一些慢速設(shè)備在三個(gè) T 周期內(nèi)無(wú)法完成數(shù)據(jù)讀寫(xiě) 時(shí),那么在 T4 后總線就不能為它們所用 ,會(huì)造成系統(tǒng)讀寫(xiě)出錯(cuò) .為此,在總 線周期中允許插入等待周期 TW.當(dāng)被選中進(jìn)行數(shù)據(jù)讀寫(xiě)地存儲(chǔ)器或外設(shè)無(wú) 法在三個(gè) T 周期內(nèi)完成數(shù)據(jù)讀寫(xiě)時(shí) , 就由其發(fā)出一個(gè)請(qǐng)求延長(zhǎng)總線周期地 信號(hào)到 8086CPU地 READY引腳,8086CPU收到該請(qǐng)求后 ,就在 T3和 T4之間 插入一個(gè)等待周期 TW,加入 TW地個(gè)數(shù)與外部請(qǐng)求信號(hào)地持

8、續(xù)時(shí)間長(zhǎng)短有 關(guān),延長(zhǎng)地時(shí)間 TW也以時(shí)鐘周期 T為單位,在 TW期間,總線上地狀態(tài)一直 保持不變 .如果在一個(gè)總線周期后不立即執(zhí)行下一個(gè)總線周期, 即總線上無(wú)數(shù)據(jù)傳輸操作 ,系統(tǒng)總線處于空閑狀態(tài) , 此時(shí)執(zhí)行空閑周期 Ti,Ti 也以時(shí)鐘周 期 T 為單位 . 在空閑周期期間 ,20 條雙重總線地高 4 位 A19/S6 A16/S3 上,8086CPU仍驅(qū)動(dòng)前一個(gè)總線周期地狀態(tài)信息 , 而且如果前一個(gè)總線周期為寫(xiě)周期 , 那么,CPU會(huì)在總線地低 16 位 AD15AD0上繼續(xù)驅(qū)動(dòng)數(shù)據(jù)信息D15D0；如果前一個(gè)總線周期為讀周期 , 則在空閑周期中 ,總線地低 16 位 D15D0處于高阻狀

9、態(tài) .3一般系統(tǒng)時(shí)序分析總線時(shí)序與 CPU地組成方式有關(guān) , 以下以 8086 最小模式下地一般時(shí) 序給予說(shuō)明 .基本地總線周期由 4個(gè) T周期組成 T1、T2、T3和T4.T1 為地址周期 .CPU 通過(guò)地址 /數(shù)據(jù)或地址 /狀態(tài)）復(fù)用總線發(fā)出地 址信息 ,指示要尋址地存儲(chǔ)器單元或者 I/O 地地址.T2為緩沖周期.例如,在總線讀周期 ,CPU在 T2撤銷(xiāo)低 16 位地址信 號(hào), 使該組信號(hào)線浮空, 準(zhǔn)備接收存儲(chǔ)器或 I/O 地?cái)?shù)據(jù).T3 為數(shù)據(jù)周期 . 數(shù)據(jù)出現(xiàn)在復(fù)用總線地低 16 位上 .T4 總線周期結(jié)束 .當(dāng)所選中地存儲(chǔ)器和外設(shè)地存取速度較慢時(shí) , 則在 T3 和 T4 之間插入1

10、個(gè)或幾個(gè)等待周期 TW.當(dāng) 8086CPU進(jìn)行存儲(chǔ)器或 I/O 端口讀操作時(shí) , 總線進(jìn)入讀周期 ,8086 地讀周期時(shí)序如圖 2-13 所示.CLKBHE/S地址輸出ALEDT/RAD15 ADA 19 /S 6 ADEN圖 2-13 8086 讀周期時(shí)序數(shù)據(jù)輸入0低為I/O讀 高為存儲(chǔ)器讀當(dāng) 8086CPU進(jìn)行存儲(chǔ)器或 I/O 接口寫(xiě)操作時(shí) , 總線進(jìn)入寫(xiě)周期 , 寫(xiě)周期時(shí)序如圖 2-14 所示.CLKA19/S6 A16 /S3BHE/SAD15 AD0地址 BHE輸出狀態(tài)輸出地址輸出數(shù)據(jù)輸出ALEM/IO低為I/O寫(xiě) 高為存儲(chǔ)器 寫(xiě)WRDT/RDEN圖2-14 8086地寫(xiě)周期時(shí)序48

11、086地引腳及功能8086CPU具有 40條引腳,采用雙列直插式封裝 ,如圖 2-8 如示. 為了適應(yīng)各種使用場(chǎng)合 ,8086CPU可在兩種模式下工作 （最小模式和最大模式 .在 不同模式下工作時(shí) , 部分引腳 （第 2431 引腳會(huì)具有不同地功能 . 圖 2-8括號(hào)中為最大模式時(shí)引腳名稱(chēng) 輸出數(shù)據(jù) D15 D0. 在總線周期地第一個(gè)時(shí)鐘周期 Tl 用來(lái)輸出要訪問(wèn)地存 儲(chǔ)器單元或 I O端口地低 16 位地址 A15A0,而在總線周期地其它 （T2 T3時(shí)鐘周期 , 對(duì)于讀周期來(lái)說(shuō)是處于懸浮 （高阻狀態(tài), 對(duì)于寫(xiě)周期來(lái)說(shuō)則 是傳送數(shù)據(jù) .1）地址 復(fù)用總線 AD15AD0分時(shí)復(fù) 地址數(shù)據(jù)總 具

12、有雙向、 功能. 用于輸 16 位地址GND140AD14239AD 13338AD 12437AD 11536AD 10635AD 9734AD 88INTEL33AD 79808632AD10316AD 5113130AD 41229AD 31328AD 21427AD 11526AD 01625NMI1724INTR1823CLK1922GND2021圖2-8 8086CPU引腳圖VCC (+5V)AD 15AD 16 /S 3AD 17 /S 4AD 18 /S 5AD 19 /S 6BHE/S 7MN/MX 7RDHOLD(RQ/GT0 )HLDA(RQ/GT1 )WR(LOCK)M

13、/IO(S2 )DT/R(S1 )DEN(S 0 )ALE(QS 1 )INTA(QS0 )TESTREADYRESET數(shù)據(jù)A15 A0 和用地 線, 三態(tài) 出低輸入【提問(wèn)】8086 為什么要采用分時(shí)復(fù)用地地址數(shù)據(jù)總線？【解答】為了減少芯片上地引腳數(shù)目 ,8086CPU 采用了分時(shí)復(fù)用地地址數(shù)據(jù)總 線.2） 地址/ 狀態(tài)復(fù)用總線 A19/S6A16/S3分時(shí)復(fù)用地地址狀態(tài)線 , 具有輸出、三態(tài)功能 . 在總線周期地第一個(gè) 時(shí)鐘周期 T1 用來(lái)輸出要訪問(wèn)地存儲(chǔ)器地 20 位物理地址地最高 4 位地址 （A19A16,與 A15A0一起構(gòu)成訪問(wèn)存儲(chǔ)器地 20 位物理地址 .當(dāng) CPU訪 問(wèn) I O

14、端口時(shí),A19 A16保持“ 0”狀態(tài) . 而在其它時(shí)鐘周期 , 則用來(lái)輸出 狀態(tài)信息 . 其中,S6 為 0 用來(lái)指示 8086CPU當(dāng)前正與總線相連 .S5 狀態(tài)用 來(lái)指示中斷允許標(biāo)志位 IF 地當(dāng)前設(shè)置 , 若 IF 1,表明當(dāng)前允許可屏蔽中 斷請(qǐng)求；若 IF0, 則禁止可屏蔽中斷請(qǐng)求 .S4,S3 組合起來(lái)用來(lái)指示 CPU 當(dāng)前正在使用哪個(gè)段寄存器 ,S4,S3 地代碼組合與對(duì)應(yīng)地狀態(tài)如表 2-2 所 示.表 2-2 S4 、 S3 編碼S4S3當(dāng)前使用地段寄存器00ES段寄存器01SS段寄存器10CS 段寄存器 （訪問(wèn) I/O 端口時(shí) , 不 使用任何段寄存器 11DS段寄存器3 控

15、制總線 ：高 8 位數(shù)據(jù)總線允許 / 狀態(tài)復(fù)用引腳.三態(tài)、輸出,低電平有效,8086 在總線周期地第一個(gè)時(shí)鐘周期 Tl 輸出信號(hào),表示總線高 8位 AD15AD8上地?cái)?shù)據(jù)有效 .在T2,T3,T4及 TW狀態(tài),該引腳輸出狀態(tài)信號(hào) S7,S7 是低電平有效 .若 1,表示僅在數(shù)據(jù)總線 AD7 AD0上傳送數(shù)據(jù) . 當(dāng)讀寫(xiě)存儲(chǔ)器或 I/O 端口以及中斷響應(yīng)時(shí) , 用作體選信號(hào) , 與最低位地址碼 A0 配 合,表示當(dāng)前總線地使用情況 ,如表2-3 所示.表 2-3和 A0 地編碼和數(shù)據(jù)總線上地傳送狀態(tài)A0數(shù)據(jù)總線上地?cái)?shù)據(jù)狀態(tài)00從偶地址傳送 16 位 D 15D001從奇地址傳送高 8位 D 15

16、D810從偶地址傳送低 8位 D 7D011無(wú)操作：讀信號(hào) ,三態(tài)、輸出 .當(dāng) 0時(shí),表示當(dāng)前 CPU正 在對(duì)存儲(chǔ)器或 I/O 端口進(jìn)行讀操作 . 0 與信號(hào)地高電平配合 ,表示讀存儲(chǔ)器操作； 0 與 信號(hào)地低電平配合 , 表示讀 I/O 端口操 作. ：寫(xiě)信號(hào),三態(tài)、輸出 .當(dāng) 0 時(shí),表示當(dāng)前 CPU 正在對(duì)存儲(chǔ)器或 I/O 端口進(jìn)行寫(xiě)操作 . ：存儲(chǔ)器或 I O 端口選擇控制信號(hào), 三態(tài)、輸出 .1,表示當(dāng)前 CPU正在訪問(wèn)存儲(chǔ)器；0, 表示當(dāng)前 CPU正在訪問(wèn) I/O 端口.一般在前一個(gè)總線周期地 T4時(shí)鐘周期 ,就 使 端產(chǎn)生有效電平 , 然后開(kāi)始一個(gè)新地總線周期 . 在此新地總線周

17、期 中 ,一直保持有效電平 , 直至本總線周期地 T4 時(shí)鐘周期為止 . 在 DMA方式時(shí) ,被懸空為高阻狀態(tài) 準(zhǔn)備就緒信號(hào) , 輸入、高電平有效 .READY1, 表 示 CPU訪問(wèn)地存儲(chǔ)器或 I/O 端口已準(zhǔn)備好傳送數(shù)據(jù) , 馬上可以進(jìn)行讀寫(xiě)操 作. 若 CPU在總線周期地 T3 狀態(tài)檢測(cè)到 READY信號(hào)為低電平 , 表示存儲(chǔ)器 或 I/O 設(shè)備尚未準(zhǔn)備就緒 ,CPU 自動(dòng)插入一個(gè)或多個(gè)等待狀態(tài)Tw, 直到READY信號(hào)變?yōu)楦唠娖綖橹?. ：可屏蔽中斷請(qǐng)求信號(hào) , 輸入、電平 觸發(fā)、高電平有效 . 當(dāng) INTR1 時(shí), 表示外設(shè)向 CPU發(fā)出中斷請(qǐng)求 ,CPU在 每個(gè)指令周期地最后一個(gè)

18、T 狀態(tài)去采樣該信號(hào) , 若 INTR 1 且 IF 1 時(shí),CPU就會(huì)在當(dāng)前指令結(jié)束后響應(yīng)中斷 , 轉(zhuǎn)去執(zhí)行中斷服務(wù)程序 . ：中斷響應(yīng)信號(hào) , 輸出、低電平有效. 這是 CPU響應(yīng)外部中斷請(qǐng)求后 ,發(fā)給請(qǐng)求中斷地設(shè)備地回答信號(hào) .在 中斷響應(yīng)周期地 T2,T3,TW 時(shí)鐘周期內(nèi)使該引腳變?yōu)榈碗娖?, 通知外設(shè)端 口可向數(shù)據(jù)總線上放置中斷類(lèi)型號(hào) , 以便獲取相應(yīng)中斷服務(wù)程序地入口地 址. ：非屏蔽中斷請(qǐng)求信號(hào) , 輸入、上 升沿觸發(fā) . 此請(qǐng)求不受 IF 狀態(tài)地影響 , 也不能用軟件屏蔽 , 一旦該信號(hào)有 效, 就在現(xiàn)行指令結(jié)束后引起中斷 . ：考試信號(hào) ,輸入、低電平有效 .當(dāng) CPU執(zhí)行

19、 WAIT指令時(shí), 每隔 5 個(gè)時(shí)鐘周期對(duì)進(jìn)行一次考試 , 若考試到為高電平狀態(tài), 則 CPU處于空閑等待狀態(tài) ,直到低電平有效 , 才結(jié)束等待狀態(tài)繼續(xù)執(zhí)行 后續(xù)指令 .：復(fù)位信號(hào) , 輸入、高電平有效 .RESET信號(hào)至少 要保持 4 個(gè)時(shí)鐘周期 .CPU檢測(cè)到 RESET為高電平信號(hào)后 , 停止所有操作 , 并將標(biāo)志寄存器、 DS、SS、ES、指令指針 IP 和指令隊(duì)列等清零 , 而將 CS 置為 FFFFH,CPU從 FFFF0H開(kāi)始執(zhí)行程序 . ：地址鎖存允許信號(hào) , 輸出、高電 平有效.由于 8086CPU地 AD15AD0是地址數(shù)據(jù)分時(shí)復(fù)用地總線 ,CPU與內(nèi) 存、I/O 電路交換

20、信息時(shí) ,先利用此總線傳送地址信息 , 后傳送數(shù)據(jù)信息 . 為此,在任何一個(gè)總線周期地 T1時(shí)鐘中 ALE端產(chǎn)生正脈沖 ,利用它地下降 沿將地址信息鎖存 , 達(dá)到地址信息與數(shù)據(jù)信息分時(shí)傳送地目地 . ：數(shù)據(jù)發(fā)送 / 接收控制信號(hào) ,三態(tài)、輸出 . 在最小模式系統(tǒng)中使用8286/8287 作為數(shù)據(jù)總線收發(fā)器時(shí),信號(hào)用來(lái)控制 8286/8287 地?cái)?shù)據(jù)傳送方向 . 當(dāng)1 時(shí), 則進(jìn)行數(shù)據(jù)發(fā)送 ,即完成寫(xiě)操作；當(dāng)0 時(shí),則進(jìn)行數(shù)據(jù)接收 , 即完成讀操作. ：數(shù)據(jù)允許信號(hào) , 三態(tài)、輸出、低電平有效. 在最小模式系統(tǒng)中 , 用作數(shù)據(jù)收發(fā)器 8286/8287 地選通控制信號(hào) . 在 DMA方式時(shí) ,為

21、懸空狀態(tài) .：總線請(qǐng)求信號(hào) , 輸出、高電平有效 . 通常 我們把具有對(duì)總線控制能力地部件稱(chēng)為主控設(shè)備 , 顯然 CPU是一種主控設(shè) 備 . 如果在一個(gè)總線上有兩個(gè)主控設(shè)備時(shí) , 它們對(duì)總線地控制就需要進(jìn)行 協(xié)調(diào),即同一時(shí)間內(nèi)只能有一個(gè)主控設(shè)備起作用 . 在較簡(jiǎn)單地系統(tǒng)中通常 以 CPU 地控制為主 , 即 CPU 掌握總線地控制權(quán) . 當(dāng)另一個(gè)主控設(shè)備需要使 用總線 （即獲得總線控制權(quán) 時(shí), 就向 CPU地 HOLD引腳送出一個(gè)高電平地 請(qǐng)求信號(hào) . ：總線響應(yīng)信號(hào) , 輸出、高電平有 效.HLDA輸出高電平有效時(shí) ,表示 CPU已響應(yīng)其他部件地總線請(qǐng)求 ,通知提 出請(qǐng)求地設(shè)備可以使用總線

22、.與此同時(shí) ,CPU 地有關(guān)引腳呈現(xiàn)高阻狀態(tài) , 從 而讓出系統(tǒng)總線 ,這種狀態(tài)將一直延續(xù)到 HOLD端地請(qǐng)求撤銷(xiāo) ,即輸入電平 降為低電平為止 ,CPU恢復(fù)對(duì)總線地控制權(quán) . ： 工 作 模 式 選 擇 信 號(hào) , 輸入.1, 表示 CPU工作在最小模式系統(tǒng)；而0,表示 CPU工作在最大模式系統(tǒng) .：主時(shí)鐘信號(hào) ,輸入.CLK 時(shí)鐘輸入端為微處理器提 供基本地定時(shí)脈沖 , 通常與 8284 時(shí)鐘發(fā)生器地時(shí)鐘輸出端 CLK相連. 4 最大模式下地引腳功能下面對(duì) 8086CPU工作在最大模式系統(tǒng)中幾個(gè)重新定義地引腳作簡(jiǎn)要 說(shuō)明. ：總線周期狀態(tài)信號(hào) , 三態(tài)、輸出 .在最大模式系統(tǒng)中 , 它用來(lái)作為總線控制器 8288 地輸入 , 經(jīng)譯碼后產(chǎn)生 7 個(gè)控制信號(hào) . 狀態(tài)線地組合情況如表 2-4 所示 .表 2-4編碼地功能與 8288 控制信號(hào)表CPU總線周期8288 控制信號(hào)000中斷響應(yīng)001讀 I/O 端口010寫(xiě) I/O 端口011暫停無(wú)100取指令操作碼101讀存儲(chǔ)