山大數(shù)字電子技術(shù)基礎(chǔ)課件第3章門電路第2節(jié) CMOS門電路

1、第二節(jié) CMOS門電路 CMOS反相器的工作原理 CMOS反相器的靜態(tài)輸入、輸出特性 CMOS反相器的動(dòng)態(tài)特性 其他類型的CMOS門電路 MOS管的開關(guān)特性CMOS電路的正確使用下頁總目錄推出1下頁返回上頁一、MOS管的開關(guān)特性 1. MOS管的結(jié)構(gòu)和工作原理SGDBP型襯底(B)N+N+SGD+-+-iD當(dāng)vGS= 0 時(shí)，D-S間不導(dǎo)通， iD= 0 。當(dāng)vGS vGS(th) (MOS管的開啟電壓）時(shí)，柵極下面的襯底表面形成一個(gè)N型反型層。這個(gè)反型層構(gòu)成了D-S間的導(dǎo)電溝道，有 iD流通。2下頁返回上頁2. MOS管的輸入特性和輸出特性+-+-vGSvDSiD共源接法vGS=UTiD/m

2、AvDS/VO輸出特性曲線共源接法下的輸出特性曲線又稱為MOS管的漏極特性曲線。表示iD與vGS關(guān)系的曲線稱為MOS管的轉(zhuǎn)移特性曲線。vGS/ViD/mAO轉(zhuǎn)移特性曲線3下頁返回上頁可變電阻區(qū)恒流區(qū)vGS=UTiD/mAvDS/VO輸出特性曲線截止區(qū)截止區(qū)漏極和源極之間沒有導(dǎo)電溝道，iD0。漏極特性曲線分為三個(gè)工作區(qū)。可變電阻區(qū)當(dāng)vGS一定時(shí)，iD與vDS之比近似等于一個(gè)常數(shù)，具有類似于線性電阻的性質(zhì)。恒流區(qū)iD的大小基本上由vGS決定，vDS的變化對(duì)iD的影響很小。4下頁返回上頁3. MOS管的基本開關(guān)電路若參數(shù)選擇合理輸入低電平時(shí)MOS管截止，輸出高電平。輸入高電平時(shí)MOS管導(dǎo)通，輸出低電

3、平。+-+-vIvOiDVDDRD當(dāng)vI =vGS vGS(th) 并繼續(xù)升高， VOL 0，D-S間相當(dāng)于一個(gè)閉合的開關(guān)。5返回CIGDS截止?fàn)顟B(tài)4. MOS管的開關(guān)等效電路CI代表柵極的輸入電容， CI的數(shù)值約為幾皮法。RON為MOS管導(dǎo)通狀態(tài)下的內(nèi)阻，約在1k以內(nèi)。下頁上頁CIGDSRON導(dǎo)通狀態(tài)6返回二、CMOS反相器的電路結(jié)構(gòu)和工作原理CMOS反相器的電路圖當(dāng)vI = VIL= 0時(shí)，輸出為高電平VOH VDD 。當(dāng)vI = VIH= VDD 時(shí)，輸出為低電平VOL 0。 輸入與輸出之間為邏輯非的關(guān)系。CMOS反相器的靜態(tài)功耗極小1. 電路結(jié)構(gòu)下頁上頁7T2的開啟電壓T1的開啟電壓閾

4、值電壓VTHAB段：T1導(dǎo)通， T2截止，VO = VOH VDD。CD段：T2導(dǎo)通， T1截止，VO = VOL 0。BC段：T1 、T2同時(shí)導(dǎo)通，為轉(zhuǎn)折區(qū)。2. 電壓傳輸特性下頁返回上頁VDDVDDOvIvOVGH(th)NVGH(th)PABCDCMOS反相器的電壓傳輸特性8下頁返回上頁3. 電流傳輸特性AB段：T2截止漏極電流幾乎為0CD段：T1截止漏極電流幾乎為0BC段：閾值電壓附近電流很大CMOS電路不應(yīng)長時(shí)間工作在BC段。CBADO90IvOVDD=10VVDD=15V適當(dāng)提高VDD，可提高CMOS反相器的輸入噪聲容限。4. 輸入噪聲容限下頁返回上頁10下頁返回上頁三、CMOS反

5、相器的靜態(tài)輸入、輸出特性1. 輸入特性因?yàn)镸OS管的柵極和襯底之間存在輸入電容，絕緣介質(zhì)又非常薄，極易被擊穿，所以必須采取保護(hù)措施。CC400系列的輸入保護(hù)電路C1RSC2輸入保護(hù)電路C1RSC274HC系列的輸入保護(hù)電路輸入保護(hù)電路11下頁返回上頁74HC系列的輸入特性iI -0.7VOVDD+0.7VvI輸入特性曲線CC400系列的輸入特性iI -0.7VOVDD+0.7VvI12下頁返回上頁2. 輸出特性低電平輸出特性當(dāng)輸出為低電平時(shí)，工作狀態(tài)如下圖所示。VDD=5V 10V15VIOLVOLOCMOS反相器的低電平輸出特性13下頁返回上頁高電平輸出特性當(dāng)輸出為高電平時(shí)，工作狀態(tài)如下圖所

6、示。VDD=5V15VIOHVOHOCMOS反相器的高電平輸出特性10VVDD14下頁返回上頁四、 CMOS反相器的動(dòng)態(tài)特性tPHLtPLHOtOtvovI1. 傳輸延遲時(shí)間50%VIH50%VOH一般情況下，tPHL、 tPLH主要是由于負(fù)載電容的充放電所產(chǎn)生的，為了縮短傳輸延遲時(shí)間，必須減小負(fù)載電容和MOS管的導(dǎo)通電阻。15下頁返回上頁2.交流噪聲容限當(dāng)噪聲電壓的作用時(shí)間小于或接近于CMOS電路的傳輸延遲時(shí)間時(shí)，輸入噪聲容限將明顯提高。傳輸延遲時(shí)間越長，交流噪聲容限也越大。16下頁返回上頁3. 動(dòng)態(tài)功耗定義：當(dāng)CMOS反相器從一種穩(wěn)定工作狀態(tài),突然轉(zhuǎn)變到另一種穩(wěn)定狀態(tài)的過程中，將產(chǎn)生附加的

7、功耗，稱之為動(dòng)態(tài)功耗。動(dòng)態(tài)功耗 PD = PT + PC其中PT ：T1和T2在短時(shí)間內(nèi)同時(shí)導(dǎo)通所產(chǎn)生的瞬時(shí)導(dǎo)通功耗。 PC ：對(duì)負(fù)載電容充、放電所消耗的功率。17下頁返回上頁五、其他類型的CMOS門電路在CMOS門電路的系列產(chǎn)品中，除反相器外常用的還有：與非門、或非門、與門、或門、與或非門、異或門等幾種。1.其他邏輯功能的CMOS門電路18當(dāng)A，B兩個(gè)輸入端全為“1”時(shí)，T1和T2都導(dǎo)通，T3和T4都截止，輸出端為“0”。 當(dāng)輸入端有一個(gè)或全為“0”時(shí)，T1或T2（或都）截止，T3或T4 （或都）導(dǎo)通 ，輸出端Y為“1” 。（1）CMOS與非門電路 下頁返回上頁CMOS與非門ABT3T4T2

8、T1YVDD缺點(diǎn)：1. 輸入端的工作狀態(tài)不同時(shí)影響電壓傳輸特性。 2. 輸出的高、低電平受輸入端數(shù)目的影響。 3. 它的輸出電阻受輸入狀態(tài)的影響。19當(dāng)A，B兩個(gè)輸入端全為“1”或 其中一個(gè)為“1”時(shí)，輸出端為“0”。只有當(dāng)輸入端全為“0”時(shí)，輸出端才為“1”。 （2）CMOS“或非”門電路 下頁返回上頁BAVDDT3T4T2T1YCMOS或非門存在和與非門類似的問題。20下頁返回上頁2.帶緩沖級(jí)的CMOS門電路電路構(gòu)成：在門電路的每個(gè)輸入端、輸出端各增設(shè)一級(jí)反相器，加進(jìn)的這些反相器具有標(biāo)準(zhǔn)參數(shù)，所以稱為緩沖器。優(yōu)點(diǎn)：這些帶緩沖級(jí)的門電路，其輸出電阻和輸出的高、低電平以及電壓傳輸特性將不受輸入

9、端狀態(tài)的影響，電壓傳輸特性的轉(zhuǎn)折區(qū)也變得更陡。21下頁返回上頁3. 漏極開路的門電路（OD門）用途：輸出緩沖/驅(qū)動(dòng)器；輸出電平的變換；滿足大功率負(fù)載電流的需要；實(shí)現(xiàn)線與邏輯。RLVDD2CC40107VDD1ABVSSABY22下頁返回上頁ABYABRLVDDY2Y1G1G2線與邏輯符號(hào)線與連接方法RLVDDG1ABY2G2CDY1Y23下頁返回上頁4. CMOS傳輸門和雙向模擬開關(guān)TG時(shí)，傳輸門導(dǎo)通。時(shí)，傳輸門截止。24下頁返回上頁利用 CMOS傳輸門和CMOS反相器可以組合成各種復(fù)雜的邏輯電路，如異或門、數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等。TG1TG2用反相器和傳輸門構(gòu)成異或門電路25下頁返回上

10、頁傳輸門的另一個(gè)用途是作模擬開關(guān)，用來傳輸連續(xù)變化的模擬電壓信號(hào)。TGSWSWC=0時(shí)開關(guān)截止。C=1時(shí)開關(guān)接通。模擬開關(guān)的導(dǎo)通內(nèi)阻為RTG。26下頁返回5. 三態(tài)輸出的 CMOS門電路時(shí)，輸出呈現(xiàn)高阻態(tài)。時(shí)，反相器正常工作。上頁三態(tài)輸出的 CMOS反相器動(dòng)畫27下頁返回上頁用三態(tài)輸出反相器接成總線結(jié)構(gòu)總線總線用三態(tài)輸出反相器實(shí)現(xiàn)數(shù)據(jù)雙向傳輸28下頁返回6.改進(jìn)的 CMOS門電路(1) 高速 CMOS門電路由于在MOS管中存在著一些寄生電容，因而降低了MOS管的開關(guān)速度。為了減小這些寄生電容，在高速M(fèi)OS門電路中從工藝上做了改進(jìn)。首先盡量減小溝道的長度，縮小整個(gè)MOS管的尺寸。其次采用了硅柵自

11、對(duì)準(zhǔn)技術(shù)減小了柵極和漏極、柵極和源極的重疊區(qū)，使CGD和CGS的數(shù)值減小。上頁29下頁返回上頁用短溝道、硅柵自對(duì)準(zhǔn)工藝生產(chǎn)的高速CMOS門電路，其平均傳輸延遲時(shí)間小于10ns。高速CMOS門電路的通用系列為54HC/74HC系列。該系列產(chǎn)品使用+5V電源，輸出的高、低電平與TTL電路兼容。如54HC/74HC 與54LS/74LS ，只要最后 表示的數(shù)字相同，則兩種器件的邏輯功能、外形尺寸、引腳排列順序也完全相同。但兩種器件不能簡(jiǎn)單地互換使用。30下頁返回(2) Bi- CMOS電路Bi-CMOS是雙極型-CMOS(Bipolar-CMOS)電路的簡(jiǎn)稱。這種門電路的特點(diǎn)是邏輯部分采用CMOS結(jié)

12、構(gòu)，輸出極采用雙極型三極管。因此，它兼有CMOS電路的低功耗， 和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。目前Bi-CMOS反相器的傳輸延遲時(shí)間可減小到1ns以下。上頁31下頁返回六、CMOS電路的正確使用1. 輸入電路的靜電防護(hù)為防止靜電電壓造成的損壞，應(yīng)注意以下幾點(diǎn)：1）在存儲(chǔ)和運(yùn)輸CMOS器件時(shí)，不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最好采用金屬屏蔽層作包裝材料。2）組裝、調(diào)試時(shí)，應(yīng)使電烙鐵和其他工具、儀表、工作臺(tái)臺(tái)面等良好接地。操作人員的服裝和手套等應(yīng)選用無靜電的原料制作。上頁3）不用的輸入端不應(yīng)懸空。32下頁返回2. 輸入電路的過流保護(hù)由于輸入保護(hù)電路中的鉗位二極管電流容量有限，所以在可能出現(xiàn)較大輸入電流的場(chǎng)合，必須采取以下保護(hù)措施：1）輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端與信號(hào)源之間串進(jìn)保護(hù)電阻，保證輸入保護(hù)電路中的二極管導(dǎo)通時(shí)電流不超過1mA。2）輸入端接有大電容時(shí)，應(yīng)在輸入端和電容之間接入保護(hù)電阻。上頁3）輸入端接長線時(shí)，應(yīng)在門電路的輸入端接入保