項(xiàng)目分發(fā)給學(xué)生a9m0相關(guān)簡(jiǎn)介

1、UM10398LPC111x Preliminary user manualRev. 00.10 11 January 2010User manual文檔信息關(guān)鍵字LPC1111, LPC1112, LPC1113, LPC1114摘要此LPC111X情提供，之中文翻譯，由理工大學(xué)UP團(tuán)隊(duì)友學(xué)習(xí)交流之用，歡迎指正，共同修改完善。信息內(nèi)容UM10398NXP Semiconductors第1章: LPC111x簡(jiǎn)介版本歷史10LPC111x用戶初步手冊(cè)修改：更換了系統(tǒng)控制塊中系統(tǒng)振蕩的輸入（移除了看門狗振蕩）, 見 34.9節(jié), 圖33, 和圖34.將系統(tǒng)控制模塊中PLL的三種模式： “dire

2、ct CCO mode”, “bypass mode”和“direct bypass mode”移除, 見 34.3節(jié) 和 39節(jié)。更新了GPIO章節(jié)。更新了Systick章節(jié)。從syscon模塊中移除了Systick時(shí)鐘分頻器。更新了SYSAHBCLKCTRL 的復(fù)位值 (見表 35 和 表 319)。LPC111x用戶初步手冊(cè)09修改:更新了PDRUNCFG，PDSLEEPCFG和PDAWAKECFG寄存器中第9位和第12位的描述。添加了比較flash映像的注解（17-9節(jié)）。在引腳描述中更新了WAREUP引腳的描述。08LPC111x用戶初步手冊(cè)修改:更新了部分LPC1111FHN33/

3、101和LPC1112FHN33/101的的ID號(hào)。將SSP模塊重命名為SPI。各種編輯更新到I2C章節(jié)，更新了I2C模塊框圖。將Flash配置模塊加入到了內(nèi)存中。更新了GPIOIEV寄存器中11:0位域的描述。LPC111x用戶初步手冊(cè)07聯(lián)系信息: 獲得信息，請(qǐng)至:sale如需要銷售地點(diǎn)信息，請(qǐng)發(fā)UM10398_0 NXP B.V. 2010.sUser manualRev. 00.10 11 January 20102 of 326此LPC111X之中文翻譯，由理工大學(xué)UP團(tuán)隊(duì)友情提供，學(xué)習(xí)交流之用，歡迎指正，共同修改完善。版本日期描述UM10398第1章: LPC111x 簡(jiǎn)介Rev.

4、 00.10 11 January 2010User manual1.概述基于ARM Cortex-M0的LPC111x系列微控制器是低功耗，32位微控制器中的一員，面向8、16位微處理應(yīng)用，具有高性能，低功耗，簡(jiǎn)單指令集，編址尋址等優(yōu)點(diǎn)，而且，相對(duì)于現(xiàn)在市場(chǎng)上存在的8/16位架構(gòu)來說，它有效的降低了代碼長(zhǎng)度。LPC111x系列微控制器的工作頻率可高達(dá)50MHZ。LPC111x系列微控制器加入的組件包達(dá)32KB的flash器，8KB的數(shù)據(jù)器 一個(gè)增強(qiáng)快速模式（FM+）I2C接口， 一個(gè)RS-485/EIA-485標(biāo)準(zhǔn)的通用異步串行收發(fā)器，兩個(gè)具有SSP特性的SPI接口，四個(gè)通用定時(shí)器，一個(gè)10

5、位ADC和42個(gè)GPIO引腳。2.特性ARM Cortex-M0 處理器，工作頻率高達(dá)50MHZ的。ARM Cortex-M0內(nèi)嵌向量中斷控制器（NVIC）。32 kB (LPC1114), 24 kB (LPC1113), 16 kB (LPC1112), or 8 kB (LPC1111)片上flash可編程器。高達(dá)8kB的SRAM。通過片上引導(dǎo)（bootloader）實(shí)現(xiàn)（IAP）。串行接口：系統(tǒng)編程（ISP）和應(yīng)用編程 有分?jǐn)?shù)波特率發(fā)生器，UART。FIFO，支持RS-485/EIA-485總線和modem控制的最多可有兩個(gè)具有SSP特性的、帶FIFO的SPI控制器，具有很好的的多協(xié)議

6、的兼容性，（第二個(gè)SPI只在LQFP48和PLCC44封裝中存在）。I2C總線接口支持全速I2C總線規(guī)格和增強(qiáng)快速模式(速率可達(dá)到1Mbit/s，具有多地址識(shí)別其它外設(shè)：模式 。 多達(dá)42個(gè)帶有可配置上拉/下拉電阻的GPIO引腳。每個(gè)引腳有大電流（20mA）驅(qū)動(dòng)輸出。兩個(gè)I2C總線引腳在增強(qiáng)快速模式時(shí)，為大電流灌入驅(qū)動(dòng)（20mA）。四個(gè)通用定時(shí)器/計(jì)數(shù)器(共4個(gè)捕獲輸入和13個(gè)比較輸出)?？撮T狗定時(shí)器（WDT）。 系統(tǒng)嘀嗒定時(shí)器。串行線調(diào)試（SWD）。UM10398_0 NXP B.V. 2010.sRev. 00.10 11 January 2010User manual3 of 326此L

7、PC111X之中文翻譯，由理工大學(xué)UP團(tuán)隊(duì)友情提供，學(xué)習(xí)交流之用，歡迎指正，共同修改完善。UM10398NXP Semiconductors第1章: LPC111x簡(jiǎn)介集成PMU（電源管理單元），其睡眠和深度掉電模式期間的耗電量。的電壓調(diào)節(jié)器自適應(yīng)調(diào)整，以最小化睡眠，深度三種省電模式：睡眠，深度睡眠和深度掉電。單一3.3V供電（1.8V3.6V）。8 通道10位ADC。GPIO引腳可以用作對(duì)邊沿和電平敏感的中斷源。 帶分頻器的時(shí)鐘輸出功能可以反映主振蕩器時(shí)鐘IRC時(shí)鐘、CPU時(shí)鐘和看門狗時(shí)鐘的 狀態(tài)。多達(dá)13個(gè)功能引腳可通過一個(gè)專門的啟動(dòng)邏輯來將處理器從深度睡眠模式中喚醒。欠壓檢測(cè)具有四個(gè)獨(dú)立

8、的閥值，用于產(chǎn)生中斷和強(qiáng)制復(fù)位。上電復(fù)位（POR）。 晶體振蕩器的工作范圍為1MHz25MHz。12 MHzRC振蕩器精度誤差不超過1，可以選擇作為系統(tǒng)時(shí)鐘使用。PLL允許CPU達(dá)到最高工作頻率而不需要外部高頻振蕩器?？梢允褂弥髡袷幤骱?RC振蕩器。具有用于識(shí)別的唯一設(shè)備序列號(hào)?？梢圆捎肔QFP48，PLCC44和HVQFN33封裝。3.分類信息表1.分類信息n/aLPC1111FHN33/101HVQFN33HVQFN:塑封高耐熱型超薄四側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7 x7 x 0.85 mmn/aLPC1111FHN33/201HVQFN33HVQFN:塑封高耐熱型超薄四

9、側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7 x7 x 0.85 mmn/aLPC1112FHN33/101HVQFN33HVQFN:塑封高耐熱型超薄四側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7x 7x 0.85 mmn/aLPC1112FHN33/201HVQFN33HVQFN:塑封高耐熱型超薄四側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7x 7x 0.85 mmn/aLPC1113FHN33/201HVQFN33HVQFN:塑封高耐熱型超薄四側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7 x7 x 0.85 mmn/aLPC1113FHN33/301HVQFN33HVQFN

10、:塑封高耐熱型超薄四側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7 x7 x 0.85 mmn/aLPC1114FHN33/201HVQFN33HVQFN:塑封高耐熱型超薄四側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7 x7 x 0.85 mmn/aHVQFN:塑封高耐熱型超薄四側(cè)引腳扁平封裝，無引腳，33個(gè)接線端子，尺寸：7 x7 x 0.85 mmLPC1114FHN33/301HVQFN33UM10398_0 NXP B.V. 2010.sUser manualRev. 00.10 11 January 20104 o 326此LPC111X之中文翻譯，由理工大學(xué)UP團(tuán)隊(duì)友情提供，

11、學(xué)習(xí)交流之用，歡迎指正，共同修改完善。類型封裝名字描述版本UM10398NXP Semiconductors第1章: LPC111x簡(jiǎn)介表 1.分類信息(續(xù))sot313-2LPC1113FBD48/301LQFP48LQFP48:塑封薄小型方塊平面封裝，48個(gè)引腳，尺寸：7x 7 x1.4 mmLPC1114FBD48/301LQFP48LQFP48:塑封薄小型方塊平面封裝，48個(gè)引腳，尺寸：7x 7 x1.4 mmsot313-2LPC1114FA44/301PLCC44PLCC44; 塑封有引線載體; 44 個(gè)引腳sot187-2表 2.分類選項(xiàng)LPC1111LPC1111FHN33/1

12、018 kB2 kB1118HVQFN33LPC1111FHN33/2018 kB4 kB1118HVQFN33LPC1112LPC1112FHN33/10116 kB2 kB1118HVQFN33LPC1112FHN33/20116 kB4 kB1118HVQFN33LPC1113LPC1113FHN33/20124 kB4 kB1118HVQFN33LPC1113FHN33/30124 kB8 kB1118HVQFN33LPC1113FBD48/30124 kB8 kB1128LQFP48LPC1114LPC1114FHN33/20132 kB4 kB1118HVQFN33LPC1114F

13、HN33/30132 kB8 kB1118HVQFN33LPC1114FBD48/30132 kB8 kB1128LQFP48LPC1114FA44/30132 kB8 kB1128PLCC44此LPC111X之中文翻譯，由理工大學(xué)UP團(tuán)隊(duì)友情提供，學(xué)習(xí)交流之用，歡迎指正，共同修改完善。 NXP B.V. 2010.UM10398_0s.User manualRev. 00.10 11 January 20105 o 326類型FlashSRAM UART I2C/快SPI ADC封裝總計(jì)RS-485速增通道數(shù)類型封裝名字描述版本UM10398NXP Semiconductors第1章: LP

14、C111x 簡(jiǎn)介4.方框圖UM10398_0 NXP B.V. 2010.sUser manualRev. 00.10 11 January 20106 of 326此LPC111X之中文翻譯，由理工大學(xué)UP 團(tuán)隊(duì)友情提供，學(xué)習(xí)交流之用，歡迎指正，共同修改完善。XTALINSWDXTALOUTRESETLPC1111/12/13/14CLOCK GENERATION,ER CONTROL,CLKOUTSYSTEM FUNCTIONSclocks and controlssslaveslaveslaveslaveGPIO ports PIO0/1/2/3slaveAHB TO APB BRIDG

15、ERXDTXDUARTAD7:0DTR, DSR(1), CTS,DCD(1), RI(1), RTSCK0,0CT32B0_MAT3:0MISO0, MOSI0CT32B0_CAP032-bit COUNTER/TIMER 0SCK1,1CT32B1_MAT3:0MISO1, MOSI1CT32B1_CAP032-bit COUNTER/TIMER 1CT16B0_MAT2:0I2C-BUSSCLSDA16-bit COUNTER/TIMER 0CT16B0_CAP0CT16B1_MAT1:0CT16B1_CAP016-bit COUNTER/TIMER 1002aae696(1) LQFP48/PLCC44 packages only.圖 1.LPC111x方框圖PMUSYSTEM CONTROLIOCONFIGWDTSPI1(1)SPI010-bit ADCAHB-LITE BUSHIGH-SPEED GPIOSRAM2/4/8 kBROMFLASH8/16/24/32 kBPORTEST/DEBUGERFACEARM CORTEX-M0ystem bu sIRCUM10398NXP Semiconductors第1章: LPC111 簡(jiǎn)介5.ARM Cortex-M0處理器ARM Cortex-M0處理器的詳細(xì)描述請(qǐng)查看19-2節(jié)“關(guān)于ARM C