交大微機原理與接口技術(shù)課件

1、*第二章 微型計算機體系結(jié)構(gòu)第二章：微型計算機體系結(jié)構(gòu)一、CPU的內(nèi)部邏輯結(jié)構(gòu)（一）CPU的功能：指令控制；操作控制；時序控制；數(shù)據(jù)加工（二）Intel 8086的內(nèi)部邏輯結(jié)構(gòu)8086概況：1979年推出，第一代超大規(guī)模集成電路（VLSI）微處理器，采用HMOS工藝制造，內(nèi)含2.9萬晶體管。數(shù)據(jù)總線寬度16位，地址總線寬度20位；可直接尋址空間2201M字節(jié)單元；16位數(shù)據(jù)總線與地址總線復(fù)用。采用單一的+5V電源，一相時鐘，時鐘頻率為 5MHz（8086），10MHz（80861），8MHz（80862）。133條指令，指令長度16字節(jié)，指令最短執(zhí)行時間為0.4us（平均0.5us）。*Int

2、el 8088準(zhǔn)16位處理器，內(nèi)部寄存器及內(nèi)部操作均為16位，外部數(shù)據(jù)總線8位。8088與8086指令系統(tǒng)完全相同，芯片內(nèi)部邏輯結(jié)構(gòu)、芯片引腳有個別差異。*1.8086結(jié)構(gòu)框圖（編程結(jié)構(gòu)）：見圖2.1由兩部分組成：總線接口部件BIU(Bus Interface Unit); 執(zhí)行部件EU(Execution Unit).(1).總線接口部件BIU 組成：4個16位的段寄存器（CS、DS、ES、SS）； 1個16位的指令指針寄存器IP；1個地址加法器； 6個字節(jié)的指令隊列; 輸入/輸出控制電路（總線控制邏輯）； 內(nèi)部暫存器。 BIU的功能：負責(zé)與內(nèi)存或I/O端口傳送指令或數(shù)據(jù) BIU從內(nèi)存取指令

3、送到指令隊列 當(dāng)EU執(zhí)行指令時，BIU要配合EU從指定的內(nèi)存單元或I/O端口中讀取數(shù)據(jù)，或者把EU的操作結(jié)果送到指定的內(nèi)存單元或I/O端口去。 例如：IN AL,50H;ADD AL,2035H. 第二章：微型計算機體系結(jié)構(gòu)(續(xù))說明(1)傳統(tǒng)的CPU執(zhí)行指令的過程是：取指令執(zhí)行指令再取指令，串行執(zhí)行。 8086是把“取指令”和“執(zhí)行指令”分別由BIU和EU兩個部件來完成。當(dāng)EU正在執(zhí)行指令時，BIU可以從內(nèi)存中取出指令字節(jié)，放在指令隊列中。這樣，使得“取指令”和“執(zhí)行指令”的操作在時間上是并行的。 BIU和EU協(xié)調(diào)配合，使EU可以連續(xù)不停一條接一條地執(zhí)行事先已進入指令隊列中地指令。顯然，這種

4、工作方式可以加快程序地執(zhí)行，提高了CPU地效率。體現(xiàn)了“流水線計算機”（PipeLine Computer）的初步特點。（詳見后述）(2)地址加法器用來產(chǎn)生20位的物理地址。一個存儲單元具有兩種地址屬性：物理地址和邏輯地址。物理地址：CPU訪問存儲器時，在地址總線上實際送出的地址。它的范圍（如8086系統(tǒng)）是00000HFFFFFH，即有2201M字節(jié)的地址空間。但8086的內(nèi)部寄存器是16位（地址的寬度大于字長）。顯然，不能用16位的寄存器來實現(xiàn)對2201M字節(jié)單元的尋址。為此，引入了存儲器“分段”的概念，即把1M字節(jié)內(nèi)存空間分成若干段。每段最大可達64K字節(jié)可由16位寄存器進行尋址。段的起

5、始地址成為“段基址”，要訪問的單元距段基址的距離（字節(jié)數(shù)）為“偏移量”（Offset）。第二章：微型計算機體系結(jié)構(gòu)(續(xù))段的起始地址偏移量要訪問的單元段第二章：微型計算機體系結(jié)構(gòu)(續(xù))程序設(shè)計時，使用的是邏輯地址。邏輯地址由“段基址”和“偏移量”構(gòu)成（均為16位）。“段基址”由段寄存器CS、DS、SS和ES提供；“偏移量”由BX、BP、IP、SP、SI、DI或根據(jù)尋址方式計算出的有效地址EA（Effective Address）提供*。注意：每個存儲單元有唯一的物理地址，但它卻可由不同的“段基址”和“偏移量”組成。例如： 1200H:0345H12345H1100H:1345H12345H 除

6、非專門指定，一般情況下，段在存儲器中的分配是由操作系統(tǒng)負責(zé)的。尋址方式舉例：MOV AX,BX; 源操作數(shù)的尋址方式“寄存器間接尋址”MOV AX,BX+SI; 源操作數(shù)的尋址方式“基址變址接尋址”第二章：微型計算機體系結(jié)構(gòu)(續(xù))由邏輯地址獲得物理地址的計算公式： 物理地址段基值X16+偏移量第二章：微型計算機體系結(jié)構(gòu)(續(xù))例1.設(shè)(CS)=4232H ,(IP)=66H第二章：微型計算機體系結(jié)構(gòu)(續(xù))例2. 假設(shè) (DS)2234H ，EA22H 2 2 3 4 00 0 2 22 2 3 6 2）2 2 3 40 0 2 2物理地址段基值偏移量邏輯地址15 015 0第二章：微型計算機體系

7、結(jié)構(gòu)(續(xù))(2)執(zhí)行單元EU（Execution Unit）組成：ALU（算術(shù)邏輯單元）； 通用寄存器組 AX,BX,CX,DX; BP(基址指針寄存器) SP(堆棧指針寄存器) SI(源變址寄存器) DI(目的變址寄存器) 標(biāo)志寄存器FR 執(zhí)行部件控制電路功能：負責(zé)執(zhí)行指令第二章：微型計算機體系結(jié)構(gòu)(續(xù))標(biāo)志寄存器的格式及各位的含義1514131211109876543210OFDFIFTFSFZFAFPFCF狀態(tài)標(biāo)志方向標(biāo)志中斷標(biāo)志跟蹤標(biāo)志Trace Flag控制標(biāo)志進位標(biāo)志奇偶標(biāo)志半進位標(biāo)志零標(biāo)志符號標(biāo)志溢出標(biāo)志第二章：微型計算機體系結(jié)構(gòu)(續(xù))1. 狀態(tài)標(biāo)志：表示前面的操作執(zhí)行后，算術(shù)邏

8、輯部件處于怎樣一種狀態(tài)。例如，是否產(chǎn)生了進位，是否發(fā)生了溢出等等。程序中，可以通過對某個狀態(tài)標(biāo)志的測試，決定后面的走向及操作。 例如： STATE: IN AL, 0DAH; TEST AL, 02H; JZ STATE零標(biāo)志ZF（Zero Flag）：若運算結(jié)果為0，則ZF1；否則ZF0。例1：MOV AL, 4 SUB AL, 4例2：XOR AX, AX 執(zhí)行后，ZF也一定為1。這兩條指令執(zhí)行后，ZF1。第二章：微型計算機體系結(jié)構(gòu)(續(xù))進位標(biāo)志CF（Carry Flag）：它反映：加法時，最高位（字節(jié)操作時的D7位，字操作時的D15位）是否有進位產(chǎn)生。減法時，最高位（字節(jié)操作時的D7位，

9、字操作時的D15位）是否有借位產(chǎn)生。 例如： MOV AL, 3; SUB AL, 4;執(zhí)行后，CF1。奇偶標(biāo)志PF（Parity Flag）：若運算結(jié)果低8位中“1”的個數(shù)為偶數(shù)，則PF1；否則PF0。例：MOV AL, 2 ADD AL, 1 執(zhí)行后，PF位為1。第二章：微型計算機體系結(jié)構(gòu)(續(xù)) 輔助進位標(biāo)志AF（Auxiliary carrry Flag）：也稱“半進位標(biāo)志”，它反映：加法時，第3位向第4位有進位;減法時，第3位向第4位有借位。 溢出標(biāo)志OF（Overflow Flag）：若運算過程中發(fā)生了“溢出”，則OF1。定義：運算結(jié)果超出計算裝置所能表示的范圍，稱為溢出。判斷方法之

10、一【邏輯】：溢出最高位進位 V 次高位進位2. 控制標(biāo)志(3位)：每一位控制標(biāo)志都對一種特定的功能起控制作用?？梢酝ㄟ^專門的指令對其進行“置位”（Set）或“復(fù)位”（Reset）。 中斷標(biāo)志IF（Interrupt Enable Flag）：如果IF置“1”，則CPU可以接受可屏蔽中斷請求；反之，則CPU不能接受可屏蔽中斷請求。 指令系統(tǒng)中有兩條專門的指令可以置“1”或置“0” IF標(biāo)志位： STI 使IF置“1”，即開放中斷。 CLI 使IF清“0”，即關(guān)閉中斷第二章：微型計算機體系結(jié)構(gòu)(續(xù)) 方向標(biāo)志DF（Direction Flag）：用于串操作指令中的地址增量修改（DF0）還是減量修改

11、（DF1）。 STD ， CLD。 跟蹤標(biāo)志TF（Trap Flag）：若TF1，則CPU按跟蹤方式（單步方式）執(zhí)行程序。3.BIU與EU的動作管理（P19） *關(guān)于流水線計算機（Pipeline Computer） 這類計算機的結(jié)構(gòu)采用生產(chǎn)上的流水線概念，把每條指令分為若干個順序的操作，每個操作分別由不同的處理部件實現(xiàn)。這樣構(gòu)成的計算機，可以同時處理若干條指令，對于每個處理部件來講，每條指令的同類操作（如“取指令”）像流水一樣連續(xù)被加工處理，這種指令重疊、處理部件連續(xù)工作的計算機，稱為流水線計算機。 采用流水線方式可以提高計算機的處理速度和提高處理部件的使用效率。第二章：微型計算機體系結(jié)構(gòu)(

12、續(xù)) 可見，3條指令共需8個時間單位，即可全部執(zhí)行完；如果完全串行執(zhí)行，則需3X618個時間單位。顯然，采用“流水線”技術(shù)可以顯著提高計算機的處理速度。0 1 2 3 4 5 6 7 8 取指 譯碼 計算EA 取數(shù) 執(zhí)行 存結(jié)果取指 譯碼 計算EA 取數(shù) 執(zhí)行 存結(jié)果取指 譯碼 計算EA 取數(shù) 執(zhí)行 存結(jié)果第一條指令第二條指令第三條指令第二章：微型計算機體系結(jié)構(gòu)(續(xù))*“指令流水”是一種實現(xiàn)多條指令重疊執(zhí)行的重要技術(shù)。1990年以后出現(xiàn)的處理器，無論是RISC還是CISC，無一不采用“指令流水”技術(shù)。CPU執(zhí)行指令的過程，可具體分為如下六個步驟：1.取指（fetch）；2.譯碼（decodin

13、g);3.計算有效地址（EA：Effective Address）；4.取操作數(shù)；5.執(zhí)行6.存儲運算結(jié)果概括的說，可分為“取指令”和“執(zhí)行指令”兩個步驟。第二章：微型計算機體系結(jié)構(gòu)(續(xù))早期的計算機將這兩步采用先后輪流動作（串行），CPU效率較低。在流水線方式下，BIU與EU同時動作（并行）完成指令周期，CPU效率高。取指1取指2取指3執(zhí)行1執(zhí)行2執(zhí)行3取指1執(zhí)行1取指2取指3執(zhí)行2執(zhí)行3取指4 BIUEU第二章：微型計算機體系結(jié)構(gòu)(續(xù))（4）寄存器結(jié)構(gòu)8086系統(tǒng)（80386以上的“實模式”）下，共14個寄存器：AX,BX,CX,DX;SP,BP,SI,DI;CS,DS,SS,ES;IP,

14、FR.Pentium系統(tǒng)下： “Some of the registers in the Pentium”第二章：微型計算機體系結(jié)構(gòu)(續(xù))在8086/8088中，所有的讀、寫存儲器或IO端口的操作全部由總線接口部件來完成。因此，在8086/8088中，將通過所稱的“機器周期”叫做“總線周期”。所謂一個總線周期，即BIU與存儲器或IO端口進行一次讀操作或?qū)懖僮魉璧臅r間。在8086/8088中，一個基本的總線周期由4個時鐘周期組成，如果內(nèi)存或IO接口速度較慢，來不及響應(yīng)，則需在T3之后插入1個或幾個Tw狀態(tài)。第二章：微型計算機體系結(jié)構(gòu)(續(xù)) T1 T2 T3 Tw T4 TI TI T1 T2

15、T3總線周期空閑周期總線周期空閑周期：只有BIU與內(nèi)存或I/O端口交換數(shù)據(jù)，以及填充指令隊列時，BIU才執(zhí)行總線周期。除此之外，既不需要填充指令隊列，EU也沒有向BIU發(fā)出總線周期請求時，系統(tǒng)總線就處于空閑狀態(tài)，進入空閑周期，空閑周期由一個或幾個Ti狀態(tài)組成。第二章：微型計算機體系結(jié)構(gòu)(續(xù))二、CPU（8086）的引腳信號和工作模式（一）最小模式和最大模式 最小模式，也稱“單處理器系統(tǒng)”，即在系統(tǒng)中只有一個8086處理器，全部的系統(tǒng)總線信號均由8086直接產(chǎn)生。 總線控制邏輯減到最少，故稱最小模式。 最大模式，也稱“多處理器系統(tǒng)”，即系統(tǒng)中包含兩個或多個處理器，其中一個為主處理器（8086），

16、其他的處理器為“協(xié)處理器”（COProcessor）通常，和8086配合使用的協(xié)處理器有兩個：一個是數(shù)值運算協(xié)處理器8087，一個是輸入/輸出協(xié)處理器8089。第二章：微型計算機體系結(jié)構(gòu)(續(xù))（二）CPU的引腳信號和功能Ready：準(zhǔn)備好信號，輸入 T1 T2 T3 Tw T4CLKREADY第二章：微型計算機體系結(jié)構(gòu)(續(xù))TEST：測試信號，輸入，低電平有效。在多處理器環(huán)境中，例如具有協(xié)處理器8087的系統(tǒng)中，將8087的“BUSY”接至主處理器8086的TEST，每當(dāng)8086執(zhí)行WAIT指令時，反復(fù)采樣TEST信號，直至TEST變?yōu)榈碗娖剑?086才脫離等待狀態(tài)，繼續(xù)執(zhí)行下一條指令。TES

17、T信號是為WAIT指令而設(shè)計的。80868087TESTBUSY+5V*8087Math. CO-Processor第二章：微型計算機體系結(jié)構(gòu)(續(xù))BHE/S7：高8位數(shù)據(jù)允許/狀態(tài)（BUS High Enable/Status）復(fù)用引腳8086有16條數(shù)據(jù)線，可用低8位傳送一個字節(jié)，也可用高8位傳送一個字節(jié)，還可用高8位和低8位一起傳送一個字（16位）。BHE就是用來區(qū)分這幾類傳輸?shù)?，詳見P23表22INTR：可屏蔽（Maskable）中斷請求信號，輸入，高電平有效。INTA：中斷響應(yīng)信號，輸出，低電平有效。CPU在每條指令的最后一個時鐘周期采樣INTR信號，若發(fā)現(xiàn)INTR信號有效（為高電平

18、），并且中斷允許標(biāo)志IF=1時，CPU就會在結(jié)束當(dāng)前指令后，響應(yīng)中斷請求，進入中斷響應(yīng)周期。其間，將通過INTA引腳向發(fā)出請求信號的設(shè)備（中斷源）發(fā)出中斷響應(yīng)信號。第二章：微型計算機體系結(jié)構(gòu)(續(xù))NMI(Non-Maskable Interrupt request):非屏蔽中斷請求信號，輸入，正跳變有效?！安皇躀F的影響”。 WR:寫信號，輸出，三態(tài)，低電平有效； RD: 讀信號，輸出，三態(tài)，低電平有效。 當(dāng)讀信號（或?qū)懶盘枺┯行r，表示CPU正在進行讀(或?qū)?存儲器或IO端口的操作。究竟是讀(或?qū)?存儲器還是IO端口，由CPU輸出的另一個專門信號M/IO決定。M/IO(Memory / IO

19、):訪問存儲器或IO端口信號，輸出，三態(tài)。為高電平時，表示CPU當(dāng)前正在訪問存儲器 第二章：微型計算機體系結(jié)構(gòu)(續(xù))HOLD(Hold request):總線請求，輸出，高電平有效。HLDA(Hold Acknowledge):總線請求響應(yīng)，輸出，高電平有效。 T1 T2 T3 T4CLKHOLDHODAAD15AD0 , A19/S6A16/S3CPU放棄三態(tài)WR,RD,總線控制權(quán)第二章：微型計算機體系結(jié)構(gòu)(續(xù))CPU在每個時鐘周期的上升沿采樣HOLD，如果允許讓出總線，就在當(dāng)前總線周期完成時(T4狀態(tài))，從HLDA引腳發(fā)出一個回答信號，對HOLD請求發(fā)出響應(yīng)。同時，CPU使地址/數(shù)據(jù)總線和

20、有關(guān)控制信號線進入高阻狀態(tài)(第三態(tài))放棄總線控制權(quán)。另一方面，總線請求部件(如DMAC)收到有效HLDA信號后，就獲得了總線控制權(quán)。在此期間，HOLD和HLDA都保持高電平，在總線占有部件(當(dāng)前總線主)用完總線之后，將把HOLD信號變?yōu)榈碗娖?，表示現(xiàn)在放棄對總線的占用。CPU收到低電平的HOLD之后，它將HLDA變?yōu)榈碗娖健拇?，CPU又獲得了總線控制權(quán)。 第二章：微型計算機體系結(jié)構(gòu)(續(xù))ALE(Address latch Enable):地址鎖存允許信號，輸出，高電平有效。 由于8086/8088的一部分地址線和數(shù)據(jù)線采用分時復(fù)用。在一個總線周期內(nèi)總線上先傳送地址，接著傳送數(shù)據(jù)。但在一般情況

21、下，存儲器或I/O接口電路，要求在整個總線周期內(nèi)保持穩(wěn)定的地址信息。這樣，就需要將這些地址信息保存起來。 與8086/8088配套的鎖存器電路為8282/8283,用ALE做鎖存允許信號。(見P34圖2.12) *Intel 8282(8位鎖存器)的封裝外型與內(nèi)部結(jié)構(gòu)(圖2.13)第二章：微型計算機體系結(jié)構(gòu)(續(xù))第二章：微型計算機體系結(jié)構(gòu)(續(xù))DEN(Data Enable):數(shù)據(jù)允許，輸出，三態(tài)，低電平有效。作為總線收發(fā)器(8286/8287數(shù)據(jù)總線驅(qū)動器)的控制信號。DT/R(Data Transmit/Receive)：數(shù)據(jù)發(fā)送/接收控制，輸出，三態(tài)。其作用和用法如圖2.15，2.16所

22、示。 *Intel 8286 /8287 8位雙向總線驅(qū)動器。 SS0:狀態(tài)信號，輸出，三態(tài)。 注意： SS0是對8080而言；而對于8086，這個引腳為BHE/S7;對于8088，SS0和M/IO,DT/R的8種狀態(tài)編碼(000111)輸出表示不同的總線周期狀態(tài)(中斷響應(yīng)，讀I/O端口，寫I/O端口，讀內(nèi)存，寫內(nèi)存等)。MN/MX:最小/最大模式控制信號 第二章：微型計算機體系結(jié)構(gòu)(續(xù))數(shù)據(jù)存儲器(Data Latch)QQ選通數(shù)據(jù)輸入(D)選通DQ1100010101保持原狀表83 數(shù)據(jù)鎖存器的真值表第二章：微型計算機體系結(jié)構(gòu)(續(xù))圖8.7 鎖存器的應(yīng)用t0t1t2圖8.6 鎖存器工作時間

23、圖輸入D選通輸出QQ跟隨D保持t2時D的鎖存值D0D1D n-1Q n-1Q1Q0選通n位數(shù)據(jù)總線第二章：微型計算機體系結(jié)構(gòu)(續(xù))(三)8086最小模式的典型配置（圖2.12）（1）MN/MX接+5V，決定8086工作于最小模式；（2）3片8282作地址鎖存器；（3）2片8286作總線收發(fā)器；（4）1片8284作時鐘發(fā)生器 (四)8086/8088幾個引腳說明（最大模式） MN/MX接地，使8086/8088工作于最大模式。在最大模式下，第2431引腳與最小模式不同。QS1,QS0 的狀態(tài)編碼提供了前一個時鐘周期中指令隊列狀態(tài)，以便于外部(如8087)對 8086/8088內(nèi)部指令隊列的動作跟

24、蹤。S2 ，S1，S0 （Bus Cycle Status)總線周期狀態(tài)。 S2 ，S1，S0送入8288（總線控制器）的對應(yīng)輸入端（見圖2.18） 8288利用S2 ，S1，S0 及有關(guān)的信號組合，產(chǎn)生訪問存儲器或IO接口的控制信號（MRDC, MWTC, IORC, IOWC)及其他控制信號（如INTA, DT/R, DEN, ALE) 送8286送8259送8282第二章：微型計算機體系結(jié)構(gòu)(續(xù))三.存儲器結(jié)構(gòu)1.8086系統(tǒng)中的存儲器采用奇、偶分體結(jié)構(gòu)： 將1M字節(jié)的存儲空間分成兩個512K的存儲體，一個叫奇體，一個叫偶體。 D7-D0 D15-D8D7-D0 奇 體 SEL A18-

25、A0D15-D8 偶 體 SEL A18-A0BHEA0A19 -A1第二章：微型計算機體系結(jié)構(gòu)(續(xù))偶體固定與低8位數(shù)據(jù)總線（ D7-D0 ）相連；奇體固定與高8位數(shù)據(jù)總線（ D15-D8 ）相連；BHE有效（為0）選中奇體，A0有效（為0），選中偶體；為什么采用這種奇偶分體結(jié)構(gòu)？（習(xí)題7）訪問“對準(zhǔn)字”，只需一個總線周期；訪問“非對準(zhǔn)字”，需兩個總線周期*對準(zhǔn)偽操作“EVEN” 對于字數(shù)組，為保證其從偶地址開始，可在它面前用EVEN偽操作來達到這一目的，形如： DATA-SEG SEGMENT EVEN WORD-ARRAY DW 100 DUP(?) DATA-SEG ENDS2. 8088系統(tǒng)中的存儲器結(jié)構(gòu)（P32 圖2.11）第二章：微型計算機體系結(jié)構(gòu)(續(xù))四. CPU的操作和時序1.指令周期，機器周期與時鐘周期的基本概念（P43）* 在微機領(lǐng)域中，稱“機器周期”為“總線周期”BIU完成一次訪問存儲器操作所需要的時間。機器周期 機器周期機器周期指令周期M1(Machine Cycle) (取指）M2(讀存儲器) M3(寫存儲器)