中頻數(shù)字接收機(jī)中的NIOSⅡ設(shè)計(jì)與應(yīng)用_第1頁(yè)
中頻數(shù)字接收機(jī)中的NIOSⅡ設(shè)計(jì)與應(yīng)用_第2頁(yè)
中頻數(shù)字接收機(jī)中的NIOSⅡ設(shè)計(jì)與應(yīng)用_第3頁(yè)
中頻數(shù)字接收機(jī)中的NIOSⅡ設(shè)計(jì)與應(yīng)用_第4頁(yè)
中頻數(shù)字接收機(jī)中的NIOSⅡ設(shè)計(jì)與應(yīng)用_第5頁(yè)
已閱讀5頁(yè),還剩2頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、中頻數(shù)字接收機(jī)中的NIOS設(shè)計(jì)與應(yīng)用摘要SP(可編程片上系統(tǒng))技術(shù)是當(dāng)前嵌入式系統(tǒng)開(kāi)發(fā)的一個(gè)研究熱點(diǎn),基于SP技術(shù)的嵌入式處理器在通信領(lǐng)域也越來(lái)越多地被廣泛應(yīng)用。本文介紹一種基于嵌入式軟核處理器NIS的中頻數(shù)字接收機(jī),分析了新一代NIS內(nèi)核處理器的特點(diǎn),并從硬件和軟件兩個(gè)方面來(lái)論述NIS系統(tǒng)設(shè)計(jì)的開(kāi)發(fā)流程。同時(shí)論述了該系統(tǒng)在通信領(lǐng)域具有較好的應(yīng)用價(jià)值。關(guān)鍵詞SP;NIS;中頻數(shù)字接收機(jī);軟件無(wú)線(xiàn)電;數(shù)字下變頻1引言隨著現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)技術(shù)的日益成熟,基于片上可編程系統(tǒng)(SP)的嵌入式處理器越來(lái)越多地受到人們的關(guān)注,嵌入式系統(tǒng)已廣泛應(yīng)用到通信、家電和控制等眾多領(lǐng)域。將Nis嵌入式處

2、理器軟核應(yīng)用到數(shù)字化接收機(jī)中,在FPGA中嵌入NIS軟核處理器,大大增強(qiáng)了整個(gè)設(shè)計(jì)系統(tǒng)的靈活性和完整性。在中頻數(shù)字接收機(jī)中,完成模擬中頻信號(hào)預(yù)處理,數(shù)模變換,數(shù)字下變頻等信號(hào)接收功能。通過(guò)軟件編程的方法實(shí)現(xiàn)了嵌入式處理器在整個(gè)系統(tǒng)中的應(yīng)用,使得硬件設(shè)計(jì)更加快速、靈活、完善,大大提高了整體系統(tǒng)的性能,并進(jìn)一步降低研制成本。2NIS軟核2004年6月30日,Altera公司發(fā)布了支持新款ylneFPGA系列的NIS嵌入式微處理器。在Altera公司提供的軟件SP中加載NIS核和相應(yīng)的外圍接口以及與定義響應(yīng)的自定義指令,然后對(duì)設(shè)計(jì)進(jìn)行綜合,下載到FGPGA中就可以設(shè)計(jì)一個(gè)具有特定功能的嵌入式處理器。

3、2.1NISII簡(jiǎn)介NIS系列嵌入式處理器是一款通用的RIS結(jié)構(gòu)的PU,它定位于廣泛的嵌入式應(yīng)用。使用領(lǐng)先的設(shè)計(jì)軟件Altera公司的Quartus軟件以及SPBuilder工具,可以將NIS處理器嵌入到系統(tǒng)中。另外,NIS處理器具有完善的軟件開(kāi)發(fā)套件,包括編譯器、集成開(kāi)發(fā)環(huán)境(IDE)、JTAG調(diào)試器、實(shí)時(shí)操作系統(tǒng)(RTS)和TP/IP協(xié)議棧。圖1顯示了NIS處理器核的模塊圖。圖1NIS處理器軟核的模塊圖2.2NISII系列嵌入式處理器的特點(diǎn)(1)PU結(jié)構(gòu):32位RIS指令集(32位數(shù)據(jù)線(xiàn)寬度,32個(gè)通用寄存器,32個(gè)外部中斷源,2GB尋址空間)。(2)片內(nèi)調(diào)試:基于JTAG邊界掃描測(cè)試的調(diào)

4、試邏輯,支持硬件斷點(diǎn),數(shù)據(jù)觸發(fā),以及片外和片內(nèi)的調(diào)試跟蹤。(3)定制指令:最多達(dá)256個(gè)用戶(hù)定義的PU指令。(4)軟件開(kāi)發(fā)工具:NIS的IDE,基于GNU的編譯器,硬件輔助的調(diào)試模塊。(5)可配置外設(shè):60多個(gè)外設(shè),提供種類(lèi)繁多的配置選擇,包括USB、存儲(chǔ)控制器等。(6)IP、TP/IP協(xié)議棧:提供了BerkeleysketAPI支持IP、IP、UDP和帶擁塞控制的TP、RTT固件及快速恢復(fù)/快速重傳。(7)RTS:ir/S2RTS,提供源碼的操作系統(tǒng),支持航空設(shè)備RTAD2178B標(biāo)準(zhǔn)的強(qiáng)制要求。3系統(tǒng)設(shè)計(jì)3.1系統(tǒng)結(jié)構(gòu)1992年5月,ILTRE公司的Jeitla首次明確提出了軟件無(wú)線(xiàn)電(S

5、R)的概念。軟件無(wú)線(xiàn)電技術(shù)具有結(jié)構(gòu)的開(kāi)放性、軟件的可編程性、硬件的可重構(gòu)性以及功能和頻段的多樣性等特點(diǎn),無(wú)論在軍事還是在商用通信中都有著巨大的應(yīng)用潛力,它可使通信系統(tǒng)具有良好的靈活性及可擴(kuò)展性.為使軟件無(wú)線(xiàn)電中實(shí)現(xiàn)數(shù)字中頻濾波技術(shù),其中數(shù)字下變頻器是軟件無(wú)線(xiàn)電數(shù)字中頻濾波技術(shù)的關(guān)鍵部分。本文利用嵌入式處理器NIS對(duì)中頻數(shù)字接收機(jī)中的數(shù)字下變頻器進(jìn)行配置和數(shù)據(jù)接收,提出一種軟核與硬件邏輯相結(jié)合的中頻數(shù)字接收機(jī)設(shè)計(jì),可大大提高對(duì)信號(hào)處理,接收的靈活性和完整性。如圖2所示。本系統(tǒng)首先對(duì)中頻信號(hào)經(jīng)過(guò)放大器,帶通抗混疊濾波器,模擬AG等預(yù)處理過(guò)程,然后經(jīng)過(guò)AD進(jìn)行中頻帶通采樣,進(jìn)入數(shù)字部分實(shí)現(xiàn)數(shù)字下變頻

6、、碼速變換、信道化、時(shí)鐘回復(fù)、解調(diào)、解擴(kuò)等功能。圖2系統(tǒng)總體框圖在具體設(shè)計(jì)中FPGA芯片采用Altera公司的Stratix系列的EP1S10F芯片,片內(nèi)結(jié)構(gòu)是以32bitNIS處理器作為核心,本系統(tǒng)通過(guò)嵌入式處理器NIS來(lái)進(jìn)行整個(gè)接收設(shè)備的控制,可以靈活地提供整個(gè)系統(tǒng)的可變時(shí)鐘,各類(lèi)控制信號(hào)以及專(zhuān)用芯片的寄存器配置。通過(guò)ByteBlaster下載電纜進(jìn)行軟件調(diào)試,處理完的數(shù)據(jù)通過(guò)FIF進(jìn)入FPGA,做必要的處理后通過(guò)BN頭輸出數(shù)據(jù),或者進(jìn)行存盤(pán)進(jìn)一步處理。3.2硬件設(shè)計(jì)硬件設(shè)計(jì)使用的是Altera公司的Quartus4.2軟件,它提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境,能滿(mǎn)足各種特定設(shè)計(jì)的需要,是單芯片

7、可編程系統(tǒng)設(shè)計(jì)的綜合性環(huán)境和SP開(kāi)發(fā)的基本設(shè)計(jì)工具。采用其中的SPBuilder可在圖形化界面內(nèi)定制一個(gè)從硬件到軟件的完整系統(tǒng),大大提高了設(shè)計(jì)效率。圖3為NIS應(yīng)用設(shè)計(jì)流程圖。圖3NIS應(yīng)用設(shè)計(jì)流程圖3.2.1主要模塊功能介紹3.2.1.1信號(hào)采集信號(hào)采集電路主要由前端預(yù)處理和模數(shù)轉(zhuǎn)換器(AD9245)組成。模數(shù)轉(zhuǎn)換器采用的是ANALG公司的產(chǎn)品AD9245,其最高工作速率可達(dá)80Hz,輸入范圍1Vp-pt2Vp-p可選,采用3V供電時(shí)功耗只有366,各項(xiàng)指標(biāo)均適合于本設(shè)計(jì),具有較好的性?xún)r(jià)比。對(duì)于采樣速率的確定問(wèn)題,此處既可以使用過(guò)采樣又可使用欠采樣。過(guò)采樣是指根據(jù)Nyquist采樣定理進(jìn)行采

8、樣,它特別適合于基帶信號(hào)的采樣。當(dāng)我們接收的信號(hào)中頻載波頻率較高而信號(hào)的帶寬相對(duì)較窄時(shí),若還使用過(guò)采樣,則對(duì)采樣速率要求較高,同時(shí)也給后續(xù)DSP器件的實(shí)時(shí)處理帶來(lái)壓力,在此情況下可以考慮采用帶通采樣技術(shù)。3.2.1.2數(shù)字下變頻器數(shù)字下變頻技術(shù)是軟件無(wú)線(xiàn)電的關(guān)鍵技術(shù)之一,本設(shè)計(jì)中采用Harris公司的數(shù)字正交調(diào)諧器HSP50214B實(shí)現(xiàn)數(shù)字下變頻。其前端處理速度高達(dá)65sps,后端處理速度最高達(dá)55sps??偟某槿∫蜃臃秶?16384,輸出采樣速率可達(dá)12.94sps,輸出低通帶寬最寬為982kHz(IF帶寬1.96Hz)。最高支持14bits字長(zhǎng)的數(shù)據(jù)并行輸入,輸出形式靈活多樣,既可并行輸

9、出又可串行輸出,既可選擇直角坐標(biāo)數(shù)據(jù)輸出又能選擇極坐標(biāo)數(shù)據(jù)輸出,可選擇輸出幅度、瞬時(shí)相位和頻率等參數(shù)。另外,HSP50214B環(huán)內(nèi)帶電平檢測(cè)器,可為IF自動(dòng)增益控制提供支持。HSP50214B功能非常強(qiáng)大,使用相當(dāng)靈活,可以解調(diào)A、F、FSK信號(hào)。與HSP50210一起使用,還可以解調(diào)SSB和PSK信號(hào)。3.2.1.3數(shù)字科斯塔斯環(huán)數(shù)字科斯塔斯環(huán)采用的是Harris公司的芯片HSP50210它的主要功能有:匹配濾波、直角坐標(biāo)向極坐標(biāo)轉(zhuǎn)換、軟判決限幅、AG微調(diào)、同步誤差檢測(cè)和系統(tǒng)工作狀態(tài)檢測(cè),HSP50210是中頻數(shù)字處理單元的關(guān)鍵部分,它的工作性能直接影響著整個(gè)系統(tǒng)的誤碼率,因此必須仔細(xì)考慮,

10、其中的難點(diǎn)是同步環(huán)路的配置。HSP50210是Harris公司生產(chǎn)的數(shù)字科斯塔司環(huán)專(zhuān)用電路,其功能也很強(qiáng)大。時(shí)鐘處理速率高達(dá)52Hz,內(nèi)部具有以下功能:(1)可選升余弦匹配濾波器/積分和去除濾波器(I/D濾波器);(2)二階載波和碼元跟蹤濾波器;(3)自動(dòng)增益控制電路;(4)鑒頻器;(5)鎖定檢測(cè)器;(6)數(shù)據(jù)質(zhì)量和信號(hào)電平檢測(cè)電路;(7)直角坐標(biāo)向極坐標(biāo)轉(zhuǎn)化電路;(8)8-Bits微機(jī)控制接口。3.2.1.4控制電路在FPGA內(nèi)部,加入一些控制模塊,外設(shè)進(jìn)行控制,如HSP50210的初始化模塊和對(duì)HSP50214B的初始化程序,并且對(duì)器其配置,寫(xiě)控制字,完成正確讀寫(xiě)功能。3.2.2設(shè)計(jì)步驟硬

11、件設(shè)計(jì)步驟如下:1)本設(shè)計(jì)中的PU軟核,我們選擇了NIS/f型,它占有了1800左右個(gè)邏輯單元,當(dāng)SPBuilder軟件產(chǎn)生一個(gè)處理器后,還需完成以下操作,配置PU硬件選項(xiàng),增加外圍設(shè)備,定義處理器啟動(dòng)地址,設(shè)置外圍設(shè)備和設(shè)定裝入指令存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器用于初始化片內(nèi)R,RA的文件。2)在SPbuilder下添加對(duì)應(yīng)接口模塊,然后生成對(duì)應(yīng)VHDL文件,根據(jù)定制的結(jié)果,自動(dòng)生成針對(duì)特定硬件環(huán)境的語(yǔ)言和匯編語(yǔ)言的頭文件和函數(shù)庫(kù)。3)編寫(xiě)DD控制模塊,完成H50214B的讀寫(xiě)功能。4)在FGPA中完成正確的AD、鎖存器,F(xiàn)IF的時(shí)鐘信號(hào),初始化HSP50210,并控制FIF的讀寫(xiě)。5)使用Quartu

12、s4.2軟件和ByteBlasterV下載電纜通過(guò)P機(jī)直接配置Altera器件。3.3軟件設(shè)計(jì)軟件設(shè)計(jì)步驟如下:1)采用NisIDE開(kāi)發(fā)環(huán)境編寫(xiě)程序源代碼/程序,編譯源代碼生成執(zhí)行代碼。2)應(yīng)用代碼調(diào)試完畢后,將.elf文件存儲(chǔ)在片內(nèi)存儲(chǔ)器中,規(guī)定文件初始化R或RA,當(dāng)NisPU復(fù)位后,自動(dòng)執(zhí)行應(yīng)用程序。主程序的流程圖如圖4:圖4主程序流程圖整個(gè)系統(tǒng)FPGA設(shè)計(jì),在使用Quartus編譯后,整個(gè)系統(tǒng)的設(shè)計(jì)邏輯單元使用了4360個(gè),占EP1S10F芯片內(nèi)部資源的41,體現(xiàn)了系統(tǒng)設(shè)計(jì)的高效性。系統(tǒng)有以下幾個(gè)特點(diǎn):(1)由于采用Altera公司的NIS軟核微處理器,嵌入了它的FPGA開(kāi)發(fā)的產(chǎn)品具有高

13、度集成的特點(diǎn),在一塊Stratix芯片中我們不僅集成了一個(gè)PU,而且PU周邊的硬件邏輯也一起集成進(jìn)去,我們還可以在FPGA中加入解調(diào)算法和顯示接口模塊等。從而使該片內(nèi)的外圍接口盡量減少,達(dá)到高度集成的目的。(2)NIS嵌入式微處理器成本低,是相近的競(jìng)爭(zhēng)產(chǎn)品的50,因此大大提高了整機(jī)的性?xún)r(jià)比。(3)采用的Altera公司的可編程邏輯器件本身就具有易于擴(kuò)展和升級(jí)的固有特性,因此系統(tǒng)具有可升級(jí)和可擴(kuò)展性,不僅可以對(duì)系統(tǒng)集成的軟件進(jìn)行更新升級(jí),還可更改FPGA的內(nèi)部設(shè)計(jì),靈活的完成不同的需求。4結(jié)束語(yǔ)利用SP解決方案,可以很方便的生成基于NIS處理器的片上系統(tǒng),可縮短系統(tǒng)開(kāi)發(fā)時(shí)間和增加系統(tǒng)的靈活性,并

14、且減小了PB板的體積,其設(shè)計(jì)方式正在受到越來(lái)越多的開(kāi)發(fā)設(shè)計(jì)者的重視。本文介紹的系統(tǒng)達(dá)到了預(yù)期的效果,完成基于NIS軟核微處理器的應(yīng)用設(shè)計(jì),系統(tǒng)可對(duì)接收不同種類(lèi)的中頻信號(hào),實(shí)現(xiàn)數(shù)字化中頻接收機(jī)的基本功能,我們還可對(duì)其進(jìn)一步優(yōu)化和升級(jí),使之推廣應(yīng)用。嵌入式隨著新一代的Nis軟核處理器的推出,它的性能將更加強(qiáng)大,基于Nis的開(kāi)發(fā)將繼續(xù)推進(jìn)嵌入式系統(tǒng)在網(wǎng)絡(luò),通信及工業(yè)技術(shù)領(lǐng)域的應(yīng)用和工業(yè)技術(shù)領(lǐng)域的創(chuàng)新。參考文獻(xiàn)1Altera,rp.TheNisSftareDevelpersHandbkP/DK.altera.n.2Altera,rp.TheNisPressrRefereneHandbkP/DK.altera.n.3Altera,rp.Nis

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論