電工電子學觸發(fā)器和時序邏輯電路頁

1、第13章 觸發(fā)器和時序邏輯電路13.1 觸發(fā)器13.2 時序邏輯電路13.3 555定時器及其應用電工電子學B本章要求1. 掌握 RS、JK、D 觸發(fā)器的邏輯功能及 不同結(jié)構(gòu)觸發(fā)器的動作特點;2. 掌握寄存器、移位寄存器、二進制計數(shù)器、 十進制計數(shù)器的邏輯功能，會分析時序邏輯 電路;3. 學會使用本章所介紹的各種集成電路;第13章 觸發(fā)器和時序邏輯電路電工電子學B 電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關，當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點： 下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時序電路的基本邏輯單元。電工電子

2、學B13.1 觸發(fā)器特點： 1. 有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)； 2. 能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)； 3. 輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器： 是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。電工電子學B&QQG1&G2SR13.1.1 基本 RS 觸發(fā)器兩互補輸出端兩輸入端 正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。反饋線電工電子學B 觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為“1”態(tài)。翻轉(zhuǎn)為“0”態(tài)(1) S=1， R = 01

3、010&QQG1&G2SR電工電子學B設原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復位0 結(jié)論: 不論 觸發(fā)器原來 為何種狀態(tài)， 當 S=1， R=0時， 將使觸發(fā)器 置“0”或稱 為復位。&QQG1&G2SR電工電子學B01設原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2) S=0， R = 1&QQG1&G2SR電工電子學B設原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1 結(jié)論: 不論 觸發(fā)器原來 為何種狀態(tài)， 當 S=0， R=1時， 將使觸發(fā)器 置“1”或稱 為置位。&QQG1&G2SR電工電子學B11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3) S =1， R =

4、 1&QQG1&G2SR電工電子學B設原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1 當 S=1， R=1時， 觸發(fā)器保持 原來的狀態(tài)， 即觸發(fā)器具 有保持、記 憶功能。&QQG1&G2SR電工電子學B&QQG1&G2SR110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1”態(tài)(4) S =0，R = 0 當信號S= R = 0同時變?yōu)?時，由于與非門的翻轉(zhuǎn)時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。10若先翻轉(zhuǎn)電工電子學B基本 RS 觸發(fā)器狀態(tài)表邏輯符號QQSRSRQ1 0 0 置00 1 1 置11 1 不變 保持0 0 同時變 1后

5、不確定功能低電平有效 (Reset Direct)-直接置“0”端(復位端) (Set Direct)-直接置“1”端(置位端)電工電子學B13.1.2 鐘控 觸發(fā)器基本R-S觸發(fā)器導引電路&G4SR&G3CP&G1&G2SDRDQQ時鐘脈沖1. 同步RS 觸發(fā)器電工電子學B當CP=0時011 R，S 輸入狀態(tài) 不起作用。 觸發(fā)器狀態(tài)不變11&G1&G2SDRDQQ&G4SR&G3CP SD，RD 用于預置觸發(fā)器的初始狀態(tài)， 不作用時應處于高電平，對電路工作狀態(tài)無影響。被封鎖被封鎖電工電子學B當 CP = 1 時1打開觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定。11打開觸發(fā)器的翻轉(zhuǎn)時刻受C控制（CP高電

6、平時翻轉(zhuǎn)），而觸發(fā)器的狀態(tài)由R，S的狀態(tài)決定。&G1&G2SDRDQQ&G4SR&G3CP電工電子學B當 CP = 1 時1打開(1) S=0, R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定。11打開&G1&G2SDRDQQ&G4SR&G3CP電工電子學B1101010(2) S = 0, R= 1觸發(fā)器置“0”(3) S =1, R= 0觸發(fā)器置“1”11&G1&G2SDRDQQ&G4SR&G3CP電工電子學B1110011110若先翻若先翻Q=1Q=011(4) S =1, R= 1 當時鐘由 1變 0 后觸發(fā)器狀態(tài)不定11&G1&G2SDRDQQ&G4SR&G3CP電工電

7、子學B同步RS狀態(tài)表0 0 SR0 1 01 0 11 1 不定Qn+1QnQn時鐘到來前觸發(fā)器的狀態(tài)Qn+1時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSRCPSDRDCP高電平時觸發(fā)器狀態(tài)由R、S確定電工電子學B例：畫出同步 RS 觸發(fā)器的輸出波形RSCP不定不定同步RS狀態(tài)表 CP高電平時觸發(fā)器狀態(tài)由R、S確定QQ010 0 SR0 1 01 0 11 1 不定Qn+1Qn電工電子學B存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CP克服辦法：采用 JK 觸發(fā)器或 D 觸發(fā)器0 0 SR 0 1 0 1 0 1 1 1 不定Qn+1QnQ=SQ=R電工電子學

8、B2. 主從觸發(fā)器（1）電路結(jié)構(gòu)從觸發(fā)器主觸發(fā)器反饋線CP CP1互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)RS C從觸發(fā)器QQQSDRD C主觸發(fā)器JK電工電子學B（2） 工作原理主觸發(fā)器打開 主觸發(fā)器狀態(tài)由J、K決定，接收信號并暫存。從觸發(fā)器封鎖 從觸發(fā)器狀態(tài)保持不變。01CPCP011RS C從觸發(fā)器QQQSDRD C主觸發(fā)器JK電工電子學B10狀態(tài)保持不變 從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。從觸發(fā)器打開主觸發(fā)器封鎖0C01CP0101RS 從觸發(fā)器QQQSDRD JKCP 主觸發(fā)器電工電子學B010 CP=1時觸發(fā)器接收信號并暫存 (即主觸發(fā)器狀態(tài)由

9、J、K決定，從觸發(fā)器狀態(tài)保持不變）。 要求CP高電平期間J、K的狀態(tài)保持不變。CP下降沿( )觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致)。 CP=0時, 主觸發(fā)器封鎖, J、K不起作用1RS 從觸發(fā)器QQQSDRD JKCP 主觸發(fā)器01CP電工電子學BCP01001結(jié)論： CP高電平時主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。 CP下降沿( )觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）。RS 從觸發(fā)器QQQSDRD1 JKCP 從觸發(fā)器電工電子學B（3）JK觸發(fā)器的邏輯功能Qn10 0 1 1 1 0 0Qn 0 1 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK觸發(fā)器狀態(tài)表0 1 0 1

10、0 1 0 1 CP高電平時，主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。 CP下降沿( )觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）。0 0 0 1 01 0 1Qn+1QnSR電工電子學BJ K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK觸發(fā)器狀態(tài)表(保持功能) (置“0”功能) (置“1”功能) (計數(shù)功能)SD 、 RD為直接置 1、置 0 端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD 、 RD應接高電平。邏輯符號CPQJKSDRDQ電工電子學BD觸發(fā)器狀態(tài)表D Qn+1 0101上升沿觸發(fā)翻轉(zhuǎn)邏輯符號DCPQQRDSD CP上升沿前接收信號，上升沿時觸發(fā)器翻轉(zhuǎn)，(

11、其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1 =Dn；上升沿后輸入 D不再起作用，觸發(fā)器狀態(tài)保持。 即(不會空翻)3. 邊沿觸發(fā)器維持阻塞 D 觸發(fā)器電工電子學B例：D 觸發(fā)器工作波形圖 CPDQ上升沿觸發(fā)翻轉(zhuǎn)電工電子學BJ K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK觸發(fā)器狀態(tài)表(保持功能) (置“0”功能) (置“1”功能) (計數(shù)功能)C下降沿觸發(fā)翻轉(zhuǎn)SD 、 RD為直接置 1、置 0 端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD 、 RD應接高電平。邏輯符號CPQJKSDRDQ電工電子學B例：JK 觸發(fā)器工作波形CPJKQ下降沿觸發(fā)翻

12、轉(zhuǎn)電工電子學B4. 觸發(fā)器邏輯功能的轉(zhuǎn)換（1） 將JK觸發(fā)器轉(zhuǎn)換為 D 觸發(fā)器 當J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK觸發(fā)器狀態(tài)表D1CPQJKSDRDQ仍為下降沿觸發(fā)翻轉(zhuǎn)電工電子學B（2）將JK觸發(fā)器轉(zhuǎn)換為 T 觸發(fā)器T CPQJ KSDRDQT觸發(fā)器狀態(tài)表T Qn+1 01QnQn(保持功能)(計數(shù)功能)J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK觸發(fā)器狀態(tài)表當J=K時，兩觸發(fā)器狀態(tài)相同電工電子學B(3)將 D 觸發(fā)器轉(zhuǎn)換為 T觸發(fā)器觸發(fā)器僅具有計數(shù)功能

13、 即要求來一個CP， 觸發(fā)器就翻轉(zhuǎn)一次。 CPQD=QD觸發(fā)器狀態(tài)表D Qn+1 0101CPQQD電工電子學B13.2 時序邏輯電路時序邏輯電路在任一時刻的輸出不僅取決于該時刻電路的輸入，而且還與電路原來狀態(tài)有關，可見時序邏輯電路具有記憶功能。按照時序邏輯電路中所有觸發(fā)器狀態(tài)的變化是否同步，時序邏輯電路可分為同步時序邏輯電路和異步時序邏輯電路。若電路中所有觸發(fā)器的控制信號都是使用的同一個時鐘脈沖，稱為同步時序邏輯電路；否則，稱為異步時序邏輯電路。 電工電子學B13.2.1 時序邏輯電路的分析根據(jù)電路，寫出每個觸發(fā)器的驅(qū)動方程（即觸發(fā)器輸入端邏輯函數(shù)表達式）、電路的輸出方程、每個觸發(fā)器的時鐘方

14、程（即脈沖邏輯函數(shù)表達式），如果是同步時序邏輯電路則可不寫時鐘方程。將各觸發(fā)器的驅(qū)動方程代入相應觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程（即各觸發(fā)器次態(tài)的邏輯函數(shù)表達式）。根據(jù)狀態(tài)方程和輸出方程，列出邏輯狀態(tài)轉(zhuǎn)換真值表或畫出狀態(tài)轉(zhuǎn)換圖或畫出時序波形圖，以直觀地反映該時序邏輯電路的狀態(tài)變化規(guī)律。若電路存在著無效狀態(tài)（即電路未使用的狀態(tài)），應檢查電路能否自啟動。文字敘述該時序邏輯電路的邏輯功能。電工電子學B13.2.1 時序邏輯電路的分析【例13.2.1】分析圖13.2.1所示的時序邏輯電路，設初始狀態(tài)。 解：根據(jù)電路可知，該電路為同步時序邏輯電路，故不需寫出時鐘方程。（1）驅(qū)動方程為 輸出方程為

15、 電工電子學B13.2.1 時序邏輯電路的分析（2）將驅(qū)動方程代入JK觸發(fā)器的特性方程中，得到狀態(tài)方程為 電工電子學B13.2.1 時序邏輯電路的分析（3）根據(jù)狀態(tài)方程和輸出方程列出邏輯狀態(tài)轉(zhuǎn)換真值表 電工電子學B13.2.1 時序邏輯電路的分析（4）電路用了3個觸發(fā)器，電路應該有個狀態(tài)，由狀態(tài)轉(zhuǎn)換真值表和狀態(tài)轉(zhuǎn)換圖均可知，電路只使用了5個狀態(tài)：000、001、010、011、100，這5個狀態(tài)稱為有效狀態(tài)。電路在脈沖作用下，在有效狀態(tài)之間的循環(huán)，稱為有效循環(huán)。電路還有3個狀態(tài)（101、110、111）沒有使用，這3個狀態(tài)稱為無效狀態(tài)。電路在脈沖作用下，在無效狀態(tài)之間的循環(huán)，稱為無效循環(huán)。所謂

16、電路能夠自啟動，是指當電源接通或由于干擾信號的影響，電路進入到了無效狀態(tài)，在脈沖作用下，電路能夠進入到有效循環(huán)；否則，電路不能夠自啟動。由狀態(tài)轉(zhuǎn)換真值表和狀態(tài)轉(zhuǎn)換圖可知，電路具有自啟動功能。電路由無效狀態(tài)轉(zhuǎn)換到有效狀態(tài)過程中的輸出為無效輸出。電工電子學B13.2.1 時序邏輯電路的分析（5）綜合以上分析，電路每經(jīng)過5個時鐘脈沖，電路狀態(tài)循環(huán)變化一次，輸出端輸出一個進位脈沖，所以這個電路具有對時鐘信號計數(shù)的功能。因此該電路是一個能夠自啟動的同步五進制加法計數(shù)器。 電工電子學B同步五進制計數(shù)器工作波形CP12345Q0Q1Q2電工電子學B例:分析圖示邏輯電路的邏輯功能,說明其用處。 設初始狀態(tài)為“

17、000”。RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP計數(shù)脈沖電工電子學B解：1. 寫出驅(qū)動方程、時鐘方程 CP0= CP K0 =1 J0 =Q2K1 =1 J1 =1CP1= Q0J2=Q0Q1K2 =1CP2= CP RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP計數(shù)脈沖輸出方程為 電工電子學B（2）將驅(qū)動方程代入JK觸發(fā)器的特性方程中 得到狀態(tài)方程為 RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP計數(shù)脈沖電工電子學B13.2.1 時序邏輯電路的分析（3）根據(jù)狀態(tài)方程和輸出方程列出邏輯狀態(tài)轉(zhuǎn)換真值表 電工電子學B異步五進制計數(shù)器工作

18、波形CP12345Q0Q1Q2電工電子學B13.2.1 時序邏輯電路的分析（4）電路能夠自啟動。由狀態(tài)轉(zhuǎn)換真值表和狀態(tài)轉(zhuǎn)換圖可知，電路具有自啟動功能。電路由無效狀態(tài)轉(zhuǎn)換到有效狀態(tài)過程中的輸出為無效輸出。（5）綜合以上分析，該電路是一個能夠自啟動的異步五進制加法計數(shù)器。 電工電子學B13.2.2 寄存器 寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放 n 位二進制時，要 n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器電工電子學BRDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q31. 數(shù)碼寄存器僅有寄存數(shù)碼的

19、功能。 清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變教材上為下降沿電工電子學BRDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取數(shù)指令1100并行輸出方式&QQQQ00000011狀態(tài)保持不變10101111電工電子學B2. 移位寄存器不僅能寄存數(shù)碼，還有移位的功能。 所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器電工電子學B寄存數(shù)碼（1）單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000

20、100101011010110111011QJKFF0Q1QJKFF2QJKFF1QJKFF3 數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入數(shù)碼輸入電工電子學B1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKFF0Q1QJKFF2QJKFF2QJKFF3QQQ5移位脈沖786數(shù)碼輸入電工電子學B左移寄存器波形圖12345678CP1111011DQ0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出電工電子學B四位左移移位寄存器狀態(tài)表

21、0001123移位脈沖Q2 Q1 Q0移位過程Q3寄 存 數(shù) 碼 D001110000清 零110左移一位001011左移二位01011左移三位10114左移四位101并 行 輸 出再繼續(xù)輸入四個移位脈沖,從Q3端串行輸出1011數(shù)碼動畫右移移位寄存器電工電子學B1清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行輸入移位脈沖DCP（2）并行、串行輸入/串行輸出寄存器電工電子學B寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2

22、dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF2電工電子學B（3）雙向移位寄存器既能左移也能右移。DQ2DQ1DQ01&111&1&.RDCPS左移輸入 待輸數(shù)據(jù)由 低位至高 位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000&010電工電子學B右移串行輸入左移串行輸入UCCQ0Q1Q2Q3S1S0 CP16151413121110913456782D0D1D2D3DSRDSL RDGND 74LS194并行輸入電工電子學B011110 00 11 01 1直接清零(異步)保 持右移(從Q0向右移動)左

23、移(從Q3向左移動)并行輸入 RDCPS1 S0功 能 74LS194功能表UCCQ0Q1Q2Q3S1S0CP16151413121110974LS19413456782D0D1D2D3DSRDSL RDGND電工電子學B13.2.3 計數(shù)器 計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器 (按計數(shù)功能 )異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式) 二進制計數(shù)器十進制計數(shù)器 N 進制計數(shù)器(按計數(shù)制)電工電子學B1. 二進制計數(shù)器 在輸入計數(shù)脈沖作用下，按二進制規(guī)律進行計數(shù)的計數(shù)器稱為二進制計數(shù)器。一個計

24、數(shù)器所能夠計入計數(shù)脈沖的數(shù)目，稱為計數(shù)器的計數(shù)容量、計數(shù)長度或計數(shù)器的模。二進制計數(shù)器按自然態(tài)序循環(huán)經(jīng)歷個獨立狀態(tài)（n為計數(shù)器中觸發(fā)器的個數(shù)），因此也稱為模為的計數(shù)器。 電工電子學B 同步二進制加法計數(shù)器同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。觸發(fā)器均構(gòu)成觸發(fā)器，其驅(qū)動方程分別為 電工電子學B三位二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換表 該三位二進制加法計數(shù)器的時序波形圖 電工電子學B綜上所述，n位（模）同步二進制加法計數(shù)器可由n個觸發(fā)器構(gòu)成。通過觸發(fā)器之間邏輯功能的轉(zhuǎn)換方法，觸發(fā)器可用觸發(fā)器也可以用觸發(fā)器構(gòu)成。同理，可得n位同步二進制減法計數(shù)器的通用驅(qū)動方程為 電工電子學

25、B異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。電工電子學B異步二進制加法計數(shù)器電工電子學B異步二進制加法器工作波形2分頻4分頻8分頻 每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步 CP12345678 Q0Q1Q2電工電子學B用D觸發(fā)器構(gòu)成三位二進制異步加法器？2、若構(gòu)成減法計數(shù)器CP又如何連接？思考1、各觸發(fā)器CP應如何連接？各D觸發(fā)器已接成T觸發(fā)器，即具有計數(shù)功能CP清零RDQDQQ0F0QDQQ1

26、FF1QDQQ2FF2電工電子學B異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復雜。電工電子學B計數(shù)脈沖數(shù)二進制數(shù)十進制數(shù)Q3 Q2 Q1 Q0012345678 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 00 12345678計數(shù)脈沖數(shù)二進制數(shù)十進制數(shù)Q3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1

27、1 1 19 101112131415 16 0 0 0 0 0 四位二進制加法計數(shù)器的狀態(tài)表電工電子學B四位二進制同步加法計數(shù)器級間連接的邏輯關系 由J、K端邏輯表達式，可得出四位同步二進制計數(shù)器的邏輯電路。 觸發(fā)器翻轉(zhuǎn)條件 J、K端邏輯表達式J、K端邏輯表達式FF0每輸入一C翻一次FF1FF2FF3J0 =K0 =1Q0 =1J1 =K1 = Q0Q1 = Q0 = 1J2 =K2 = Q1 Q0Q2 = Q1 = Q0 = 1J3 =K3= Q2 Q1 Q0J0 =K0 =1J1 =K1 = Q0J2 =K2 = Q1 Q0J3 =K3 = Q2 Q1 Q0（加法）（減法）電工電子學B 計數(shù)脈沖同時加到各位觸發(fā)器上，當每個到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主從型 JK 觸發(fā)器組成的同步四位二進制加法計數(shù)器 最低位觸發(fā)器FF0每一個脈沖就翻轉(zhuǎn)一次；FF1：當Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；FF2：當Q1=Q0= 1時，再來一個脈沖則翻轉(zhuǎn)一次。FF3：當Q2=Q1 = Q0=1 時再來一個時鐘FF3翻轉(zhuǎn)。電工電子學B2. 十進制計數(shù)器十進制計數(shù)器： 計數(shù)規(guī)律：“逢十進一”。它是用四位二進制數(shù)表示對應的十進制數(shù)，所以又稱為二-十進制計數(shù)器。 四位二進制可以表示十六種狀態(tài)，為了表示十進制