紀祿平計算機組成原理PPT第版CPU子系統(tǒng)概述

1、本章主要介紹：功能部件部件之間的數(shù)據(jù)通路CPU的基本結(jié)構(gòu)CPU的設(shè)計方法第3章 CPU模型機處理器(CISC)MIPS32處理器(RISC)1CPU3.1 CPU概述 主存硬盤光盤鍵盤顯示器CPU在計算機中的角色主機外圍設(shè)備CPU是計算機中的核心部件數(shù)據(jù)運算功能結(jié)構(gòu)最復(fù)雜、技術(shù)難度最高！系統(tǒng)控制功能2時序系統(tǒng)控制部件緩存部件寄存器(堆)運算部件3.1.1 CPU的基本結(jié)構(gòu)部件通過數(shù)據(jù)/控制通路互連，實現(xiàn)信息交互運算器寄存器控制器數(shù)據(jù)通路主存時序部件外部信號時鐘信號主要部件：1、總體結(jié)構(gòu)模型緩存部件控制通路數(shù)據(jù)信號控制信號3(1)運算部件(2)緩存部件 (3)寄存器(4)控制器(5)時序部件2、

2、CPU的主要部件 從硬件的角度，CPU內(nèi)部的主要部件包括： 通過數(shù)據(jù)通路/控制通路互相連接 各種功能部件，分別通過數(shù)據(jù)通路/控制通路互相連接形成CPU的硬件架構(gòu)CPU的微架構(gòu)4(1)運算部件輸入邏輯A輸出邏輯輸入邏輯B數(shù)據(jù)源操作數(shù)運算結(jié)果對操作數(shù)進行運算，主要是算術(shù)運算/邏輯運算基本組成如下：ALU5(2)緩存部件 為提高CPU從主存中讀取指令/數(shù)據(jù)的效率，在CPU內(nèi)部集成了多級緩存部件。作用緩存從主存中讀取的部分指令/數(shù)據(jù) CPU內(nèi)核L1L2L3主存L1、L2和L3就是緩存部件程序的執(zhí)行具有局部性提前把需要的指令數(shù)據(jù)調(diào)入緩存6(3)寄存器組(堆)通用寄存器：多個存儲各種用途的數(shù)據(jù)信息。基本類

3、型如下：通用寄存器有全局唯一地址，可通過地址碼訪問，可在機器指令中直接使用。功能提供操作數(shù)、地址碼、存放運算結(jié)果等。部件選用一般用小容量的多端口存儲器來構(gòu)成寄存器組，其中1個存儲單元作為1個寄存器。 7暫存器特征多個，內(nèi)部專用，無需分配地址碼，不能在機器指令中使用。主要用途用來暫存產(chǎn)生的臨時數(shù)據(jù)，以備在后續(xù)操作過程中使用。指令寄存器（IR）主要用途只有1個，用于存放指令代碼。從存儲器(或者指令緩存)中讀取到指令以后，就直接存入到指令寄存器中。8程序計數(shù)器（PC）主要用途僅1個，用來指明指令在存儲器中的存放位置，即存儲單元的地址碼。00FFPC00FF注意取指令結(jié)束后，PC保存的地址碼自動修改，

4、以指向下一條指令的存儲單元，修改量取決于指令字長和存儲器的編址單位。IR9程序狀態(tài)字寄存器（PSW）主要用途僅1個，記錄現(xiàn)行程序的運行狀態(tài)和程序的工作模式。 PSW-特征位也叫標志位，反映CPU的當前狀態(tài)。指令執(zhí)行時，根據(jù)情況自動設(shè)置這些特征位，作為后續(xù)操作的判斷依據(jù)，通常有5類:進位C溢出V零值Z負值N奇偶P自動設(shè)置(具備該特征，就設(shè)置該標志位=1)10 PSW-編程設(shè)定位PSW中某些位或字段可通過程序來設(shè)定，以決定程序的調(diào)試、對中斷的響應(yīng)、程序的運行模式等。跟蹤位T允許中斷I程序優(yōu)先級P運行模式地址寄存器（MAR）主要用途只有1個，讀寫存儲器時，先要定位存儲單元，因此設(shè)置MAR來存放目標單

5、元的地址碼。先將有效地址送入MAR，再啟動后續(xù)的讀寫操作。11數(shù)據(jù)緩沖寄存器（MBR）主要用途只有1個，過渡性地存放CPU與主存之間交換的數(shù)據(jù)。無論是從主存讀取的數(shù)據(jù)，還是寫入到主存的數(shù)據(jù)，都要經(jīng)過MBR。主要用途堆棧(存儲器)數(shù)據(jù)1數(shù)據(jù)0數(shù)據(jù)n數(shù)據(jù)n-100FFSP棧頂棧底彈出僅1個，固定存放堆棧的棧頂單元的地址碼。根據(jù)這個地址碼，去讀寫堆棧。堆棧指針（SP）124、控制器主要作用根據(jù)產(chǎn)生微命令的方式，有兩類控制單元：根據(jù)指令、時鐘信號、外部信號等信息，產(chǎn)生各種控制信號(微命令)，以便控制各種功能部件協(xié)同工作，完成指令的功能。控制單元指令代碼時序信號狀態(tài)信號各種控制信號組合邏輯控制器微程序控

6、制器組合邏輯硬件電路控制信號微程序譯碼 控制信號135、時序部件定義周期、節(jié)拍、脈沖等頻率型信號序列。產(chǎn)生時序信號的部件稱為時序發(fā)生器或時序系統(tǒng)，由1個低頻振蕩器和倍頻邏輯組成。時序信號低頻震蕩器倍頻邏輯CPU時鐘周期信號機器周期信號指令周期信號低頻信號振蕩器：它是一個低頻脈沖源，能輸出固定頻率的基準脈沖信號(外頻)，作為系統(tǒng)時鐘信號。14系統(tǒng)時鐘信號經(jīng)過倍頻放大以后，產(chǎn)生執(zhí)行指令所需要的各種時序信號：節(jié)拍信號，即CPU時鐘周期信號；工作周期信號，即機器周期信號；指令周期信號。T時鐘周期機器周期指令周期取指令取源操作數(shù)其它執(zhí)行指令的時間機器周期包括若干(1)時鐘周期。指令周期包括若干(2)機器

7、周期。153.1.2 CPU的工作原理1、主要功能處理指令-控制指令的執(zhí)行順序；執(zhí)行操作-產(chǎn)生控制信號控制部件工作；控制時間-控制各步操作的時序；數(shù)據(jù)運算-算術(shù)和邏輯運算；2、執(zhí)行指令的流程讀取指令-從存儲器中讀取；指令譯碼-通過控制器進行、產(chǎn)生控制信號；指令執(zhí)行-尋址、取數(shù)、運算；后續(xù)工作-保存結(jié)果、響應(yīng)外部請求等；163、部件的控制方式CPU是計算機內(nèi)部技術(shù)最復(fù)雜的子系統(tǒng)：如何控制這些部件協(xié)同工作，完成指令功能？同步控制方式；異步控制方式；部件眾多架構(gòu)復(fù)雜功能多樣17時鐘信號T1T3T2T4地址數(shù)據(jù)發(fā)出地址寫入R同步控制方式的特點每步操作都向統(tǒng)一的外部時序信號對齊；各步操作之間無交互。舉例

8、發(fā)出地址、送出數(shù)據(jù)與寫入R的協(xié)同三個操作靠外部時鐘信號的驅(qū)動來實現(xiàn)協(xié)同！18t4t1 寫入Rt2異步控制方式的特點每步操作都不需向統(tǒng)一的外部時序信號對齊；各步操作之間通過交互應(yīng)答來實現(xiàn)協(xié)同發(fā)出地址送出數(shù)據(jù)撤消數(shù)據(jù)(高阻)舉例發(fā)地址信號、送出數(shù)據(jù)與寫入R的協(xié)同t3撤消地址信號三個操作靠相互之間的控制信號來實現(xiàn)協(xié)同193.1.3 外部連接與I/O控制任務(wù)1、外部連接類型CPU北橋芯片組PCH芯片組主存視頻PCI-E主存視頻主存視頻PCI-E單處理機系統(tǒng)：通過前端總線與北橋芯片組連接； 多處理機系統(tǒng)：高性能CPU中集成了主存、視頻和PCI-E接口，CPU之間通過QPI、與芯片組之間通過DMI總線互連

9、。 FSBQPIDMI202、在I/O控制中的任務(wù)主機與外設(shè)之間進行數(shù)據(jù)輸入/輸出操作時，在不同的I/O控制模式下，CPU承擔的任務(wù)各不相同：主機接口外圍設(shè)備程序傳送模式：IOP和PPU模式：CPU直接執(zhí)行I/O指令中斷模式：CPU執(zhí)行中斷服務(wù)程序DMA模式：CPU管理DMA控制器、善后處理；CPU組織I/O程序，管理IOP與PPU，以及善后處理；213.1.4 CPU發(fā)展歷程1、1946-19702、1971-19733、1974-19774、1978-1984技術(shù)特點電子管和晶體管CPU階段，體積大、功耗高、集成度低、運算速度慢。技術(shù)特點中小規(guī)模集成電路，4位或8位微處理器。非微處理器 C

10、PU進入單核微處理器時代技術(shù)特點8位中高檔微處理器成為主流，1百萬級IPS。技術(shù)特點16位微處理器, 3um工藝，約2百萬級IPS。227、2003-20045、1985-1992技術(shù)特點32位微處理器，2um工藝，指令周期約0.16us，開始集成協(xié)處理器，采用流水線，千萬級IPS。技術(shù)特點64位單核處理器，0.13um，晶體管的集成度上億，主頻高達2.0GHz。典型代表 Intel 80486；6、1993-2002技術(shù)特點32位微處理器，集成度更高、工藝1um，指令更豐富、功能更強，IPS突破1億。典型代表 Intel 32位奔騰系列處理器；典型代表 Intel 64位奔騰4處理器；23國內(nèi)的情況：2002，龍芯1(32位/MIPSIII/7級流水/266MHz)2005，龍芯2(64位/0.18um/1GHz), P42009，龍芯3A(4核/65nm/1GHz),飛騰1000(8核64線程)2012，龍芯3B-1500(8核/28nm/1.