3D封裝的發(fā)展動(dòng)態(tài)與前景

1、3D封裝裝的發(fā)展展動(dòng)態(tài)與與前景1 為何何要開(kāi)發(fā)發(fā)3D封封裝 迄迄今為止止，在IIC芯片片領(lǐng)域，SoCC（系統(tǒng)統(tǒng)級(jí)芯片片）是最最高級(jí)的的芯片；在ICC封裝領(lǐng)領(lǐng)域，SSiP（系統(tǒng)級(jí)級(jí)封裝）是最高高級(jí)的封封裝。 SiPP涵蓋SSoC，SoCC簡(jiǎn)化SSiP。SiPP有多種種定義和和解釋?zhuān)渲幸灰徽f(shuō)是多多芯片堆堆疊的33D封裝裝內(nèi)系統(tǒng)統(tǒng)集成（Sysstemm-inn-3DD Paackaage），在芯芯片的正正方向上上堆疊兩兩片以上上互連的的裸芯片片的封裝裝，SIIP是強(qiáng)強(qiáng)調(diào)封裝裝內(nèi)包含含了某種種系統(tǒng)的的功能。3D封封裝僅強(qiáng)強(qiáng)調(diào)在芯芯片正方方向上的的多芯片片堆疊，如今33D封裝裝已從芯芯片堆疊疊發(fā)展占占

2、封裝堆堆疊，擴(kuò)擴(kuò)大了33D封裝裝的內(nèi)涵涵。（11）手機(jī)機(jī)是加速速開(kāi)發(fā)33D封裝裝的主動(dòng)動(dòng)力，手手機(jī)已從從低端（通話(huà)和和收發(fā)短短消息）向高端端（可拍拍照、電電視、廣廣播、MMP3、彩屏、和弦振振聲、藍(lán)藍(lán)牙和游游戲等）發(fā)展，并要求求手機(jī)體體積小，重量輕輕且功能能多。為為此，高高端手機(jī)機(jī)用芯片片必須具具有強(qiáng)大大的內(nèi)存存容量。20005年要要求2556Mbb代碼存存儲(chǔ)，11Gb數(shù)數(shù)據(jù)存儲(chǔ)儲(chǔ)；20006年年要求11Gb代代碼存儲(chǔ)儲(chǔ)，2GGb數(shù)據(jù)據(jù)存儲(chǔ)，于是誕誕生了芯芯片堆疊疊的封裝裝（SDDP），如多芯芯片封裝裝（MCCP）和和堆疊芯芯片尺寸寸封裝（SCSSP）等等；11（22）在22D封裝裝中需要要大

3、量長(zhǎng)長(zhǎng)程互連連，導(dǎo)致致電路RRC延遲遲的增加加。為了了提高信信號(hào)傳輸輸速度，必須降降低RCC延遲?？捎?3D封裝裝的短程程垂直互互連來(lái)替替代2DD封裝的的長(zhǎng)程互互連；（3）銅銅互連、低k介介質(zhì)層和和CMPP已成為為當(dāng)今CCMOSS技術(shù)中中的一項(xiàng)項(xiàng)標(biāo)準(zhǔn)工工藝。隨隨著芯片片特征尺尺寸步入入納米尺尺度，對(duì)對(duì)低k介介質(zhì)層要要求越來(lái)來(lái)越高，希望采采用純低低k（kk2.8）介介質(zhì)層。然而事事與愿違違，ITTRS曾曾三次（三個(gè)節(jié)節(jié)點(diǎn)）延延期向低低k介質(zhì)質(zhì)層的切切換。220033年底在在Semmateech聯(lián)聯(lián)盟主辦辦的一次次研討會(huì)會(huì)上，與與會(huì)者認(rèn)認(rèn)為，為為改良IIC互連連面進(jìn)行行的低kk材料研研究有可可能接

4、近近某種實(shí)實(shí)際極限限，未來(lái)來(lái)應(yīng)更多多注重改改進(jìn)設(shè)計(jì)計(jì)及制造造低k介介質(zhì)層的的能力，這表明明實(shí)施SSoC的的難度。這就是是開(kāi)發(fā)33D封裝裝的三條條理由。從此，3D封封裝如雨雨后春筍筍般地蓬蓬勃發(fā)展展。2 芯片片堆疊手手機(jī)已成成為高密密度存儲(chǔ)儲(chǔ)器最強(qiáng)強(qiáng)、最快快的增長(zhǎng)長(zhǎng)動(dòng)力，它正在在取代PPC成為為高密度度存儲(chǔ)器器的技術(shù)術(shù)驅(qū)動(dòng)，在20008年年手機(jī)用用存儲(chǔ)器器可能超超過(guò)PCC用存儲(chǔ)儲(chǔ)器。用用于高端端手機(jī)的的高密度度存儲(chǔ)器器要求體體積小、容量大大，勢(shì)必必采取芯芯片堆疊疊。芯片片堆疊的的封裝主主要兩種種，一是是MCPP，二是是SCSSP。MMCP涵涵蓋SCCSP，SCSSP是MMCP的的延伸，SCSSP

5、的芯芯片尺寸寸比MCCP有更更嚴(yán)格的的規(guī)定。通常MMCP是是多個(gè)存存儲(chǔ)器芯芯片的堆堆疊，而而SCSSP是多多個(gè)存儲(chǔ)儲(chǔ)器和邏邏輯器件件芯片的的堆疊。2.11 芯片片堆疊的的優(yōu)缺點(diǎn)點(diǎn)20044年3月月Semmateech預(yù)預(yù)言，33D芯片片堆疊技技術(shù)將會(huì)會(huì)填補(bǔ)現(xiàn)現(xiàn)行的CCMOSS技術(shù)與與新奇技技術(shù)（如如碳納米米管技術(shù)術(shù)）之間間的空白白。芯片片堆疊于于19998年開(kāi)開(kāi)始批量量生產(chǎn)，絕大多多數(shù)為雙雙芯片堆堆疊，如如圖1所所示。2到到20004年底底ST微微電子已已推出堆堆疊9個(gè)個(gè)芯片的的MCPP，MCCP最具具經(jīng)濟(jì)效效益的是是455個(gè)芯片片的堆疊疊。芯片片堆疊的的優(yōu)缺點(diǎn)點(diǎn)、前景景和關(guān)系系如表11所示，

6、表1給給出了芯芯片堆疊疊與封裝裝堆疊的的比較。3由于芯芯片堆疊疊在X和和Y的22D方向向上仍保保持其原原來(lái)的尺尺寸，并并在Z方方向上其其高度控控制在11mm左左右，所所以很受受手機(jī)廠廠商的青青睞。芯芯片堆疊疊的主要要缺點(diǎn)是是堆疊中中的某個(gè)個(gè)芯片失失效，整整個(gè)芯片片堆疊就就報(bào)廢。2.2 芯片堆堆疊的關(guān)關(guān)鍵技術(shù)術(shù)芯片堆堆疊的關(guān)關(guān)鍵技術(shù)術(shù)之一是是圓片的的減薄技技術(shù)，目目前一般般綜合采采用研磨磨、深反反應(yīng)離子子刻蝕法法（DRRIE）和化學(xué)學(xué)機(jī)械拋拋光法（CMPP）等工工藝，通通常減薄薄到小于于50m，當(dāng)當(dāng)今可減減薄至110115mm，為確確保電路路的性能能和芯片片的可靠靠性，業(yè)業(yè)內(nèi)人士士認(rèn)為晶晶圓減薄

7、薄的極限限為200M左左右，表表2給出出對(duì)圓片片減薄的的要求，即對(duì)圓圓片翹曲曲和不平平整度（即粗糙糙度）提提出的具具體控制制指標(biāo)。2.3 芯片堆堆疊的最最新動(dòng)態(tài)態(tài)至20005年年2月底底，芯片片堆疊的的最高水水平是富富士通和和英特爾爾，富士士通內(nèi)存存芯片堆堆疊8個(gè)個(gè)芯片，芯片厚厚度255m，芯片尺尺寸為88mm12mmm，芯芯片堆疊疊封裝高高度小于于2.00mm。英特爾爾內(nèi)存芯芯片堆疊疊6個(gè)芯芯片，芯芯片厚度度5075m，芯芯片尺寸寸8mmm10mmm/8mmm11mmm，芯芯片堆疊疊封裝高高度小于于1.00mm。20005年44月STT微電子子也推出出堆疊88個(gè)芯片片的MCCP，芯芯片厚度度

8、40m，芯芯片間中介層層厚度度40m，芯芯片堆疊疊封裝高高度為11.6mmm，采采用這種種8個(gè)芯芯片堆疊疊的存儲(chǔ)儲(chǔ)器，使使過(guò)去11Gb存存儲(chǔ)器占占用的電電路板現(xiàn)現(xiàn)在能容容納1GGB的存存儲(chǔ)器。4ST微微電子還還推出超超薄窄節(jié)節(jié)距雙芯芯片堆疊疊的UFFBGAA，封裝裝高度僅僅0.88mm，采用BBGA工工藝處理理只有正正常圓片片厚度的的1/44，金絲絲球焊高高度也降降至400m。該公司司通常的的MCPP是堆疊疊244個(gè)不同同的類(lèi)型型的存儲(chǔ)儲(chǔ)器芯片片，如SSRAMM，閃存存或DRRAM。ST微微電子于于20004年推推出4片片堆疊的的LFBBGA，其高度度為1.6mmm，20005年年將降至至1.

9、22mm，20006年再再降至11.0mmm。5MMCP內(nèi)內(nèi)存在日日本、韓韓國(guó)的手手機(jī)、數(shù)數(shù)碼相機(jī)機(jī)和便攜攜式游戲戲機(jī)中被被廣泛采采用。如如三星電電子向索索尼便攜攜式Pllay Staatioon游戲戲機(jī)提供供容量664Mbb的雙片片堆疊 MCPP，它含含2566Mb NANND閃存存和2556Mbb DDDR DDRAMM，還向向索尼數(shù)數(shù)碼相機(jī)機(jī)提供內(nèi)內(nèi)存MCCP，它它含移動(dòng)動(dòng)DRAAMNNOR閃閃存，移移動(dòng)DRRAMonee NAAND閃閃存，國(guó)國(guó)外已推推出用于于3G手機(jī)機(jī)的8個(gè)個(gè)芯片堆堆疊的MMCP，其尺寸寸為v11mmm14mmm1.44mm，容量為為3.22Gb，它含22片1GGb

10、NNANDD閃存，2片2256MMb NNOR閃閃存、22片2556Mbb移動(dòng)DDRAMM、1片片1288Mb Ut RAMM和1片片64MMb UUt RRAM。參與芯芯片堆疊疊技術(shù)的的公司還還有Maatriix、TTezzzaroon和IIrViine Sennsorrs等公公司。至至20004年底底Mattrixx已交付付1000萬(wàn)塊33D封裝裝的一次次性可編編程非易易失性存存儲(chǔ)器，采用00.155m工工藝和TTSOPP或Muultii Meediaa Caard封封裝，密密度達(dá)664MBB。Teezzaaronn采用00.188m工工藝推出出雙片堆堆疊的33D封裝裝。2.4 芯芯片堆疊

11、疊的互連連2從圖11可知，芯片間間的互連連是采用用金絲球球焊的方方式來(lái)完完成的，這要求求金絲球球形成高高度必須須小于775mm當(dāng)多個(gè)個(gè)芯片堆堆疊時(shí)，對(duì)金絲絲球焊的的要求更更高，即即要求金金絲球焊焊的高度度更低。IMEEC、FFrauunhoofe-Berrlinn和富士士通等公公司聯(lián)合合推出聚合物物中芯片片工藝藝，它不不采用金金絲球焊焊，而采采用硅垂垂直互連連的直接接芯片/圓片堆堆疊，將將芯片減減薄后嵌嵌入到薄薄膜或聚聚合物基基中，見(jiàn)見(jiàn)圖2。它的關(guān)關(guān)鍵技術(shù)術(shù)是：通孔，采用DDRIEE（深反反應(yīng)離子子刻蝕）制備硅硅孔，如如采用SSF6快快速刻蝕蝕硅，在在多工藝藝部的各各向異性性刻蝕過(guò)過(guò)程中可可使

12、用CC4F8鈍鈍化通孔孔側(cè)壁；通孔填填注，在在3000下用TTEOSS CVVD淀積積SiOO2絕緣緣層，然然后淀積積TiNN/Cuu或TaaN/CCu；圓片與與圓片或或芯片與與圓片之之間精確確對(duì)準(zhǔn)，目前最最好的對(duì)對(duì)準(zhǔn)精度度為112m，它它限制了了該技術(shù)術(shù)的廣泛泛應(yīng)用；圓片與與圓片鍵鍵合，可可采用硅硅熔法、聚合物物鍵合法法、直接接CuCu法法或CuuSnn共晶鍵鍵合法等等。圓片片與圓片片堆疊技技術(shù)適用用于多芯芯片數(shù)的的圓片；芯片與與圓片堆堆疊技術(shù)術(shù)適用于于少芯片片數(shù)的圓圓片，它它要求先先選出KKGD，然后將將KGDD粘合到到基板圓圓片上。3 封封裝堆疊疊3盡管芯芯片堆疊疊封裝在在超薄的的空間內(nèi)

13、內(nèi)集成了了更多的的功能，甚至某某個(gè)系統(tǒng)統(tǒng)功能，但是在在一些IIC內(nèi)由由于良品品率的影影響和缺缺乏KGGD，使使封裝IIC必須須進(jìn)行33D配制制下的預(yù)預(yù)測(cè)試。為此，業(yè)界推推出了在在單一解解決方案案內(nèi)堆疊疊預(yù)測(cè)試試的封裝裝，即封封裝堆疊疊，它可可作為無(wú)無(wú)線(xiàn)應(yīng)用用（如手手機(jī)、PPDA等等）的一一個(gè)備選選方案。封裝堆堆疊的優(yōu)優(yōu)缺點(diǎn)及及前景如如表1所所示。封封裝堆疊疊又稱(chēng)封封裝內(nèi)的的封裝堆堆疊，它它有兩種種形式（見(jiàn)圖33）。一一是PiiP（PPackkagee-inn-Paackaage Staackiing），PiiP是一一種在BBAP（Bassic Asssembbly Pacckagge，基基礎(chǔ)裝

14、配配封裝）上部堆堆疊經(jīng)過(guò)過(guò)完全測(cè)測(cè)試的內(nèi)內(nèi)部堆疊疊模塊（ISMM，Innsidde SStacckedd Moodulle），以形成成單CSSP解決決方案的的3D封封裝。二二是PooP（PPockkagee-onn-Paackaage Staackiing），他是是一種板板安裝過(guò)過(guò)程中的的3D封封裝，在在其內(nèi)部部，經(jīng)過(guò)過(guò)完整測(cè)測(cè)試的封封裝如單單芯片F(xiàn)FBGAA（窄節(jié)節(jié)距網(wǎng)格格焊球陣陣列）或或堆疊芯芯片F(xiàn)BBGA被被堆疊到到另外一一片單芯芯片F(xiàn)BBGA（典型的的存儲(chǔ)器器芯片）或堆疊疊芯片F(xiàn)FBGAA（典型型的基帶帶或模擬擬芯片）的上部部，這樣樣封裝堆堆疊能堆堆疊來(lái)自自不同供供應(yīng)商的的混合集集成電

15、路路技術(shù)的的芯片，允許在在堆疊之之前進(jìn)行行預(yù)燒和和檢測(cè)。目前美美國(guó)Ammkorr、新加加坡STTATSS Chhip PACC等ICC封裝和和測(cè)試廠廠商都能能量產(chǎn)封封裝堆疊疊。如今今CSPP的封裝裝堆疊已已研發(fā)出出多種不不同形式式，如圖圖4所示示。當(dāng)前前PCBB板和封封裝轉(zhuǎn)接接板的布布線(xiàn)限制制規(guī)定為為0.55mm或或0.44mm，它是CCSP封封裝的最最小實(shí)用用間距，所以CCSP封封裝的焊焊球間距距目前流流行的是是0.665mmm和0.55mm。在封裝裝堆疊中中需采用用回流焊焊工藝，一般底底部封裝裝模蓋的的厚度必必須小于于頂部堆堆疊封裝裝焊接球球支架的的高度，為了獲獲得盡可可能大的的支架高高度

16、，選選擇CSSP焊球球間距的的65為實(shí)際際焊球的的直徑，見(jiàn)表33。在回回流焊中中，當(dāng)焊焊劑掩模模開(kāi)口尺尺寸是CCSP焊焊球間距距的1/2時(shí)，支架高高度經(jīng)封封裝堆疊疊后的高高度如表表3最后后一排所所示。最最近Ammkorr公司推推出兩種種新型CCSP封封裝堆疊疊，見(jiàn)圖圖5，一一是與傳傳統(tǒng)塑封封BGAA相似，采用1100m厚的的芯片和和超低環(huán)環(huán)氧線(xiàn)焊焊。0.5mmm間距CCSP使使用標(biāo)準(zhǔn)準(zhǔn)的0.3mmm焊球直直徑，假假定模蓋蓋厚度為為0.227mmm和4個(gè)個(gè)芯片堆堆疊，則則在PCCB板上上安裝后后的總封封裝高度度為0.8mmm，在它它的上面面還可堆堆疊一個(gè)個(gè)焊球直直徑為00.422mm、間距為為0

17、.665mmm的CSSP。二二是在襯襯底中央央有一個(gè)個(gè)空腔，芯片放放置在空空腔中，使用00.2mmm厚的的模蓋，假定兩兩個(gè)芯片片堆疊厚厚度為00.2mmm，最最后總高高度為00.655mm，在它上上面可堆堆疊一個(gè)個(gè)焊球直直徑為00.333mm、間距為為0.55mm的的CSPP。這兩兩種封裝裝的頂部部表面沿沿著模成成型區(qū)都都有銅的的焊盤(pán)，供頂部部堆疊另另一個(gè)封封裝，見(jiàn)見(jiàn)圖5的的右側(cè)。這兩種種CSPP封裝堆堆疊都已已通過(guò)耐耐潮濕測(cè)測(cè)試（MMRT）和封裝裝可靠性性測(cè)試。4 智智能堆疊疊20004年112月日日本初創(chuàng)創(chuàng)公司ZZycuube準(zhǔn)準(zhǔn)備采用用一種智智能堆疊疊（Smmartt-Sttackkingg）技術(shù)術(shù)創(chuàng)建33D電路路，20005年年下半年年著手制制造，220077年推出出商用產(chǎn)產(chǎn)品。這這種智能能堆疊技技術(shù)將采采用垂直直通孔填填埋工藝藝，以提提高芯片片間的連連接數(shù)目目，允許許并行操操作以改改進(jìn)性能能，這種種方法可可避免SSoC大大量?jī)?nèi)部部連線(xiàn)、減小傳傳輸延遲遲和降低低功耗，還可把把Si芯芯片與化化合物半半導(dǎo)體芯芯片融合合成單個(gè)個(gè)器件。基于SSmarrt-sstacck技術(shù)術(shù)的ICC采用KKGD芯芯片或圓圓片，可可以是任任何Sii芯片或或化合物物半導(dǎo)體體芯片，包括處處理器、存儲(chǔ)器器、傳感感器、模模擬ICC和RFF芯片都