北京郵電大學數字電路實驗報告

北京郵電大學數字電路實驗報告北京郵電大學數字電路與邏輯設計實驗實驗報告實驗名稱：QuartusII原理圖輸入法設計與實現學 院：北京郵電大班 級：姓 名：學 號：一．實驗名稱和實驗任務要求實驗名稱：QuartusII原理圖輸入法設計與實現實驗目的：⑴熟悉用QuartusII原理圖輸入法進行電路設計和仿真。⑵掌握QuartusII圖形模塊單元的生成與調用；⑶熟悉實驗板的使用。QuartusIIQuartusII門設計實現一個半加器，生成新的半加器圖像模塊。⑵用實驗內容（1）中生成的半加器模塊以及邏輯門實現一個全加器，仿真驗證其功能，并能下載到實驗板上進行測試，要求用撥碼開關設定輸入信號，發(fā)光二級管顯示輸出信號。38和邏輯門實現要求FCBACBACBACBA,仿真驗證其二．設計思路和過程半加器的設計實現過程：⑴半加器的應有兩個輸入值，兩個輸出值。aco⑵由數字電路與邏輯設計理論知識可知sab;coaba,bC(3QuartusII仿真實現其邏輯功全加器的設計實現過程：⑴全加器可以由兩個半加器和一個或門構a,b,ci，兩個輸位向高位的進位。⑵全加器的邏輯表達式為：sabcco(ab)ciab⑶利用全加器的邏輯表達式和半加器的邏輯功能，實現全加器。38（74L138）和邏輯門設計實現函數FCBACBACBACBAQuartusII單元。FCBACBACBACBAy0,y2,y4,y7三．實驗原理圖⑴半加器的原理圖：⑵全加器的原理圖：⑶用3線—8線譯碼器（74L138）和邏輯門設計實現函數：四．仿真波形圖⑴半加器的仿真波形圖：⑵全加器的仿真波形圖：⑶3線—8線譯碼器（74L138）和邏輯門設計實現函數的仿真波形圖：五．仿真波形圖分析⑴半加器仿真波形圖分析：20a=b=0s=0，進位端co=0。21a=1,b=0a=0,b=1s=1co=0。21a=b=1s=0co=1。值得注意的是，半加器的仿真波形中出現了冒險。⑵全加器仿真波形圖的分析：當全加器a,b2個輸入端都輸入都為0ci為0，s=co=01s=1,co=0。當全加器2個輸入端有一個輸入為1a=1,b=0或即0，即ci=0s=0,co=11，即ci=1則輸出s=1,co=1。2101⑶38（74L138）設計實現函數的仿真波形圖分析：當CBA=000CBA=010、CBA=100CBA=111F=1。當CBA=001CBA=011、CBA=101CBA=110F=0。綜上可知：該設計方法的確實現了函數六．故障及問題分析實驗過程還算順利，下面來討論實驗中需要注意的地方。仿真實驗中需要注意的地方：⑴開始仿真波形時，需注意設定ENDTIME，否則無法進行仿真。2（3)保存文件時，命名的一致性，否則可能導致實驗無法進行下去。(4)將設計好的邏輯電路下載到