電工學-第12章組合邏輯電路課件

第12章組合邏輯電路12.1集成基本門電路12.2集成復合門電路12.3組合邏輯電路的分析12.4組合邏輯電路的設計12.5編碼器12.6譯碼器*12.7通用陣列邏輯下一章上一章返回主頁1第12章組合邏輯電路12.1集成基本門電路一、或門電路12.1集成基本門電路＋UABF≥1ABF011100011011A

BF

真值表F＝A＋BA＋0

=

AA＋1

=

1A＋A

=

AA＋A=1或運算（邏輯加）或邏輯和或門2大連理工大學電氣工程系一、或門電路12.1集成基本門電路＋UABF≥信號輸入端信號控制端當B=0時，F(xiàn)=A門打開當B=1時，F(xiàn)=1

門關閉

或門還可以起控制門的作用≥1ABF3大連理工大學電氣工程系信號輸入端信號控制端當B=0時，F(xiàn)=A信號輸入端信號控制端當B=0時，F(xiàn)=A門打開當B=1時，F(xiàn)=1

門關閉

或門還可以起控制門的作用≥1ABF4大連理工大學電氣工程系信號輸入端信號控制端當B=0時，F(xiàn)=A例12.1.1下圖所示為一保險柜的防盜報警電路。保險柜的兩層門上各裝有一個開關S1和S2。門關上時，開關閉合。當任一層門打開時，報警燈亮，試說明該電路的工作原理。+5V≥1S1S21kΩ1kΩ30ΩEL分析：開關S1和S2任一個打開時，報警燈亮。5大連理工大學電氣工程系例12.1.1下圖所示為一保險柜的防盜二、與門電路F＝A·BA·0

=

0A·1

=

AA·A

=

A000100011011AB＋UFA

BF

真值表A·A=0&ABF與運算（邏輯乘）與邏輯和與門6大連理工大學電氣工程系二、與門電路F＝A·B000A＋UFAB當B=1時，F(xiàn)=A門打開當B=0時，F(xiàn)=0

門關閉信號輸入端

與門也可以起控制門的作用&ABF信號控制端7大連理工大學電氣工程系當B=1時，F(xiàn)=A門打開當B三、非門電路A＋UFR1AF0110F=A非運算（邏輯非）AF

真值表0=11=

0A=A非邏輯和非門8大連理工大學電氣工程系三、非門電路A＋UFR1AF01F=A非運算A12.2集成復合門電路TTL電路CMOS電路CT1000通用系列CC0000~CC4000CT2000高速系列CT4000低功耗系列CT30009大連理工大學電氣工程系12.2集成復合門電路TTL電路CMOS電路CT1一、或非門電路F≥1AB100000011011A

BF真值表F

=

A＋B或非門10大連理工大學電氣工程系一、或非門電路F≥1A100ABCMOS或非門原理電路A=0，B=0，F(xiàn)=1

PMOS1

和PMOS2

導通NMOS1

和NMOS2

截止A=0，B=1，F(xiàn)=0PMOS1

和NMOS2導通NMOS1

和PMOS2

截止A=1，B=0，F(xiàn)=0NMOS1

和PMOS2導通PMOS1

和NMOS2截止A=1，B=1，F(xiàn)=0

PMOS1

和PMOS2

導通NMOS1

和NMOS2

截止CMOS或非門NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UB11大連理工大學電氣工程系CMOS或非門原理電路A=0，B=0，F(xiàn)=二、與非門電路F&AB111000011011A

BF真值表F

=

A·

B與非門12大連理工大學電氣工程系二、與非門電路F&A100ABTTL與非門原理電路A=0，B=0，A=0，B=1，A=1，B=0，F(xiàn)=1T1

處于飽和狀態(tài)T3

導通T2

和T4

處于截止狀態(tài)A=1，B=1，T1和T3處于截止狀態(tài)T2和T4處于飽和導通F=0TTL與非門+5VT4RB1RC2RC3ABFT1T2T3RE23.6V0V13大連理工大學電氣工程系TTL與非門原理電路A=0，B=0，F(xiàn)=三、三態(tài)與非門邏輯符號邏輯功能:F&ABE

ENE=0F=ZE=1

F=A·BE=1

F=ZE=

0

F=A·BF&ABE

EN14大連理工大學電氣工程系三、三態(tài)與非門邏輯符號邏輯功能:F&AENE=0例12.2.1試利用與非門來組成非門、與門和或門。(b)與門(c)或門(a)非門F=A·A=AF=A·B=A·BF=A·B=A+B解：&AF&&&FAB&&FAB15大連理工大學電氣工程系例12.2.1試利用與非門來組成非門、與門和或門。(12.3組合邏輯電路的分析一、組合邏輯電路由輸入變量(即A和B)開始，逐級推導出各個門電路的輸出，最好將結(jié)果標明在圖上。二、分析步驟(2)利用邏輯代數(shù)對輸出結(jié)果進行變換或化簡。三、邏輯代數(shù)簡介

由門電路組成的邏輯電路叫組合邏輯電路。邏輯變量只取0、1

兩個值。16大連理工大學電氣工程系12.3組合邏輯電路的分析一、組合邏輯電路由輸入變量公式名稱公式內(nèi)容自等律A+0=AA·1=A0-1律A+1=1A·0=0重疊律A+A=AA

·A=A互補律A+

A=1A·A=0復原律A=A表12.3.1邏輯代數(shù)的基本公式（1）17大連理工大學電氣工程系公式名稱公式內(nèi)容自等律A+0=A0-1律A+1=1公式名稱公式內(nèi)容交換律結(jié)合律分配律吸收律

反演律(摩根定律)A+B=B+AA

·B=B·AA+(B+C)=B+(C+A)=C+(A+B)A·(B

·

C)=B

·(C

·

A)=C

·(A

·

B)A+(B·C)=(A+B)·(A+C)A

·(B

+

C)=(A·B)+(A·C)A+(A·B)=AA

·(A

+

B)=A

A·B=A+B

A+B=A·B

表12.3.1邏輯代數(shù)的基本公式（2）18大連理工大學電氣工程系公式名稱公式內(nèi)容交換B·AB00011011A·ABAB異或門F=A·ABB·AB=AB＋AB=A(A＋B)＋B(A＋B)=A·AB＋B·AB=ＡＢ例12.1分析圖示邏輯電路的功能。

0110ABF真值表ABF&&&&A·AB·B·AB解：19大連理工大學電氣工程系B·AB00A·ABAB異或門F=AF=AB+AB=AB+AB=AB

異或門=1ABF1=1ABF

1F=1ABF

同或門=20大連理工大學電氣工程系F=AB+AB=AB+AB=A名稱邏輯符號邏輯表達式或門與門非門或非門與非門表12.3.3常用門電路的邏輯符號和邏輯表達式≥1ABF&ABFF&ABF≥1AB1AFF=A＋BF=A·BF=A

F=

A·

B

F=

A＋B

21大連理工大學電氣工程系名稱邏輯符號邏輯表達式或門與門非門或非門例12.3.1

分析圖示密碼鎖電路的密碼。S+5VABCDEF1F2111ABCDEF1=1·ABCDE=1——開鎖信號。10101=

1——報警信號。11111密碼為：10101。ABCDEF2=1·ABCDE解：

22大連理工大學電氣工程系例12.3.1分析圖示密碼鎖電路的密碼。S+512.4組合邏輯電路的設計一、半加器(1)根據(jù)邏輯功能列出真值表00101001ABFC00011011兩個一位二進制數(shù)本位和進位位23大連理工大學電氣工程系12.4組合邏輯電路的設計一、半加器(1)根據(jù)邏輯(3)根據(jù)邏輯表達式畫出邏輯電路&CABF=1ABFCCO∑半加器(2)根據(jù)真值表寫出邏輯表達式本位和

進位位

C=A

BF=AB+AB=

AB24大連理工大學電氣工程系(3)根據(jù)邏輯表達式畫出邏輯電路&CABF=1AFC二、全加器(1)根據(jù)邏輯功能列出真值表Ai

Bi

Ci-1Fi

Ci0001101101010101兩個n位二進制數(shù)中的一位本位和進位位0

0

10

10

0

110

0

10

111Fi

=Ai

BiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1(2)根據(jù)真值表寫出邏輯表達式25大連理工大學電氣工程系二、全加器(1)根據(jù)邏輯功能列出真值表AiB(3)化簡或變換邏輯式=(AiBi＋AiBi

)Ci－1=(Ai

Bi

)Ci－1=（Ai

Bi）

Ci－1=(Ai

Bi

)Ci－1+

AiBi

=

Ai

Bi

Ci－1

＋(AiBi＋AiBi

)Ci－1

＋(Ai

Bi

)Ci－1=(Ai

Bi

＋AiBi

)Ci－1＋AiBi

(Ci－1＋Ci－1)Fi

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－126大連理工大學電氣工程系(3)化簡或變換邏輯式=(AiBi＋AiBi)(4)根據(jù)邏輯表達式畫出邏輯電路AiBiAiBi

Fi

Ci

COAiBi∑1(Ai

Bi

)

Ci－１(Ai

Bi

)

Ci－1CO∑Ci－1Fi

=

Ai

Bi

Ci－1Ci=（Ai

Bi）Ci－1+

AiBi

Ai

Bi

Ci－1Fi

Ci

∑CICO全加器全加器27大連理工大學電氣工程系(4)根據(jù)邏輯表達式畫出邏輯電路AiBiAiBiF4位全加器邏輯圖：ΣΣΣΣCICOCICOCICOCICOF4F3F2F1C4C3C2C1C0A4B4A3B3A2B2A1B14位全加器邏輯圖28大連理工大學電氣工程系4位全加器邏輯圖：ΣΣΣΣCICOCICO12.5編碼器控制信息編碼器二進制代碼編碼器的分類可實現(xiàn)編碼功能的組合邏輯電路。普通編碼器優(yōu)先編碼器二進制編碼器二-十進制編碼器29大連理工大學電氣工程系12.5編碼器控制信息編碼器二進制代碼編碼器的分類一、普通編碼器每次只允許輸入一個控制信息的編碼器。

1.二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼30大連理工大學電氣工程系一、普通編碼器每次只允許輸入一個控制信息的編碼器。當n=2時，即為4線－2線編碼器：

四個需要編碼的信號

兩位二進制代碼F1F2A0A1A2A3二進制編碼器0001101

1輸入F1

F2A0A3A1A24線-2線編碼器31大連理工大學電氣工程系當n=2時，即為4線－2線編碼器：四個需要2.二－十進制編碼器（BCD碼）十進制數(shù)0~9：0000~1001

（8421BCD碼）例如十進制數(shù)357用二進制數(shù)表示為：001101010111鍵控二－十進制編碼器:輸入端：十個按鍵A0~A9輸出端：F1~F435732大連理工大學電氣工程系2.二－十進制編碼器（BCD碼）鍵控二－十進制編碼器:表12.5.2編碼器真值表A0A1A2A3A4A5A6A7A8A9F4F3F2F101111111110000

10111111110001

1101111111001011101111110011111101111101001111101111010111111101110110

11111110110111

1111111101100011111111101001編碼器表達式F1

=A1

A3

A5

A7

A9F2

=A2

A3

A6

A7

F3

=A4

A5

A6

A7

F4

=A8

A933大連理工大學電氣工程系表12.5.2編碼器真值表A0A1A2A編碼器電路A0&

≥1&G4&G1&G3&G21kΩ×10F4F3F1F2+5VSELA4A5A6A7A8A9A3A2A1G5G634大連理工大學電氣工程系編碼器電路A0&≥1&&&&1kΩ×1當有鍵按下時，S=1燈亮當所有鍵未按下時，S=0燈不亮區(qū)分：當所有鍵都未按下時，輸出

0000當A0鍵按下時，輸出0000S=A0

·F1+F2+F3+F4

=A0

+F1+F2+F3+F435大連理工大學電氣工程系當有鍵按下時，S=1燈亮當所有鍵未按下時，S=表12.5.2優(yōu)先權(quán)編碼器真值表如果同時有多個信號輸入，輸出的是數(shù)碼大的輸入信號對應的代碼。二、優(yōu)先權(quán)編碼器A1A2A3A4A5A6A7A8A9F4F3F2F111111111111110111111111110?011111111101?

?

01111111100??

?

0111111011??

?

?011111010?

?

?

?

?

01111001?

?

?

?

?

?

0111000?

?

?

?

?

?

?010111?

?

?

?

?

?

?

?

0011036大連理工大學電氣工程系表12.5.2優(yōu)先權(quán)編碼器真值表如果同時有多二、優(yōu)12.6譯碼器將具有特定含義的二進制代碼變換成一定n位二進制代碼輸入2n種狀態(tài)2n種輸出譯碼器二進制數(shù)代碼按其編碼時的原意翻譯成對應的信號輸出一、二進制譯碼器的輸出信號，以表示二進制代碼的原意，這一實現(xiàn)譯碼功能的組合電路為譯碼器。過程稱為譯碼。37大連理工大學電氣工程系12.6譯碼器將具有特定含義的二進制n=2時即為2線－4線譯碼器：

F1＝E

A2Ａ1A2A1F1F2F3F4E111F3＝E

A2Ａ1F2＝E

A2Ａ1

F4＝E

A2Ａ1?

?

00011011低電平譯碼

EA1

A2

F1

F2F3

F410功能表11110111101111011110=E+A1+A2=E+A1+A2譯碼器電路=E+A1+A2=E+A1+A238大連理工大學電氣工程系n=2時即為2線－4線譯碼器：F1＝E二、顯示譯碼器1.數(shù)碼顯示器共陽極共陰極abcdefg＋UCCabcde

fgLED顯示器的兩種接法abdefgcfgabedch39大連理工大學電氣工程系二、顯示譯碼器1.數(shù)碼顯示器共共a二、顯示譯碼器輸入輸出A4A3A2A1

abcdefg顯示0000

000100100011010001010110011110001001表12.6.2顯示譯碼器功能表1111110011000011011011111001011001110110111011111111000011111111111011012345678940大連理工大學電氣工程系二、顯示譯碼器輸入輸出顯示譯碼器的連接圖+UCCabcdefgA4A3A2A1BCD碼輸入顯示譯碼器LED顯示器顯示譯碼器41大連理工大學電氣工程系顯示譯碼器的連接圖+UCCaA4BCDLED顯示器*12.7通用陣列邏輯PLD與門陣列或門陣列——或門實現(xiàn)或運算——與門實現(xiàn)與運算與門和或門通常改用示意符號表示。&ABF≥1ABCF≥1FABCABC&F或門的示意畫法42大連理工大學電氣工程系*12.7通用陣列邏輯PLD與門陣列或門陣列——或與門陣列和或門陣列≥1≥1≥1≥1╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳A4A3A2A1F1F2F3F4&&&&&&&&&&&&&&&&43大連理工大學電氣工程系與門陣列和或門陣列≥1≥1≥1≥1╳╳╳╳╳╳╳╳╳╳╳PLD不但可以實現(xiàn)組合邏輯電路的功能，而且可以實現(xiàn)時序邏輯電路的功能。輸出F1和F2就是上述Fi

和Ci

的表達式。加法器的邏輯表達式:電路的功能：加法器。Fi

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－144大連理工大學電氣工程系PLD不但可以實現(xiàn)組合邏輯電路的功能，PLD分類現(xiàn)場可編程邏輯陣列FPLA可編程陣列邏輯PAL通用陣列邏輯GAL可擦除的可編程邏輯陣列EPLA現(xiàn)場可編程門陣列FPGA在系統(tǒng)可編程邏輯器件ISP-PLD45大連理工大學電氣工程系PLD分類現(xiàn)場可編程邏輯陣列FPLA可編程陣列邏輯P第12章

結(jié)束

下一章上一章返回主頁46大連理工大學電氣工程系第12章

結(jié)束下一章上一章返第12章組合邏輯電路12.1集成基本門電路12.2集成復合門電路12.3組合邏輯電路的分析12.4組合邏輯電路的設計12.5編碼器12.6譯碼器*12.7通用陣列邏輯下一章上一章返回主頁47第12章組合邏輯電路12.1集成基本門電路一、或門電路12.1集成基本門電路＋UABF≥1ABF011100011011A

BF

真值表F＝A＋BA＋0

=

AA＋1

=

1A＋A

=

AA＋A=1或運算（邏輯加）或邏輯和或門48大連理工大學電氣工程系一、或門電路12.1集成基本門電路＋UABF≥信號輸入端信號控制端當B=0時，F(xiàn)=A門打開當B=1時，F(xiàn)=1

門關閉

或門還可以起控制門的作用≥1ABF49大連理工大學電氣工程系信號輸入端信號控制端當B=0時，F(xiàn)=A信號輸入端信號控制端當B=0時，F(xiàn)=A門打開當B=1時，F(xiàn)=1

門關閉

或門還可以起控制門的作用≥1ABF50大連理工大學電氣工程系信號輸入端信號控制端當B=0時，F(xiàn)=A例12.1.1下圖所示為一保險柜的防盜報警電路。保險柜的兩層門上各裝有一個開關S1和S2。門關上時，開關閉合。當任一層門打開時，報警燈亮，試說明該電路的工作原理。+5V≥1S1S21kΩ1kΩ30ΩEL分析：開關S1和S2任一個打開時，報警燈亮。51大連理工大學電氣工程系例12.1.1下圖所示為一保險柜的防盜二、與門電路F＝A·BA·0

=

0A·1

=

AA·A

=

A000100011011AB＋UFA

BF

真值表A·A=0&ABF與運算（邏輯乘）與邏輯和與門52大連理工大學電氣工程系二、與門電路F＝A·B000A＋UFAB當B=1時，F(xiàn)=A門打開當B=0時，F(xiàn)=0

門關閉信號輸入端

與門也可以起控制門的作用&ABF信號控制端53大連理工大學電氣工程系當B=1時，F(xiàn)=A門打開當B三、非門電路A＋UFR1AF0110F=A非運算（邏輯非）AF

真值表0=11=

0A=A非邏輯和非門54大連理工大學電氣工程系三、非門電路A＋UFR1AF01F=A非運算A12.2集成復合門電路TTL電路CMOS電路CT1000通用系列CC0000~CC4000CT2000高速系列CT4000低功耗系列CT300055大連理工大學電氣工程系12.2集成復合門電路TTL電路CMOS電路CT1一、或非門電路F≥1AB100000011011A

BF真值表F

=

A＋B或非門56大連理工大學電氣工程系一、或非門電路F≥1A100ABCMOS或非門原理電路A=0，B=0，F(xiàn)=1

PMOS1

和PMOS2

導通NMOS1

和NMOS2

截止A=0，B=1，F(xiàn)=0PMOS1

和NMOS2導通NMOS1

和PMOS2

截止A=1，B=0，F(xiàn)=0NMOS1

和PMOS2導通PMOS1

和NMOS2截止A=1，B=1，F(xiàn)=0

PMOS1

和PMOS2

導通NMOS1

和NMOS2

截止CMOS或非門NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UB57大連理工大學電氣工程系CMOS或非門原理電路A=0，B=0，F(xiàn)=二、與非門電路F&AB111000011011A

BF真值表F

=

A·

B與非門58大連理工大學電氣工程系二、與非門電路F&A100ABTTL與非門原理電路A=0，B=0，A=0，B=1，A=1，B=0，F(xiàn)=1T1

處于飽和狀態(tài)T3

導通T2

和T4

處于截止狀態(tài)A=1，B=1，T1和T3處于截止狀態(tài)T2和T4處于飽和導通F=0TTL與非門+5VT4RB1RC2RC3ABFT1T2T3RE23.6V0V59大連理工大學電氣工程系TTL與非門原理電路A=0，B=0，F(xiàn)=三、三態(tài)與非門邏輯符號邏輯功能:F&ABE

ENE=0F=ZE=1

F=A·BE=1

F=ZE=

0

F=A·BF&ABE

EN60大連理工大學電氣工程系三、三態(tài)與非門邏輯符號邏輯功能:F&AENE=0例12.2.1試利用與非門來組成非門、與門和或門。(b)與門(c)或門(a)非門F=A·A=AF=A·B=A·BF=A·B=A+B解：&AF&&&FAB&&FAB61大連理工大學電氣工程系例12.2.1試利用與非門來組成非門、與門和或門。(12.3組合邏輯電路的分析一、組合邏輯電路由輸入變量(即A和B)開始，逐級推導出各個門電路的輸出，最好將結(jié)果標明在圖上。二、分析步驟(2)利用邏輯代數(shù)對輸出結(jié)果進行變換或化簡。三、邏輯代數(shù)簡介

由門電路組成的邏輯電路叫組合邏輯電路。邏輯變量只取0、1

兩個值。62大連理工大學電氣工程系12.3組合邏輯電路的分析一、組合邏輯電路由輸入變量公式名稱公式內(nèi)容自等律A+0=AA·1=A0-1律A+1=1A·0=0重疊律A+A=AA

·A=A互補律A+

A=1A·A=0復原律A=A表12.3.1邏輯代數(shù)的基本公式（1）63大連理工大學電氣工程系公式名稱公式內(nèi)容自等律A+0=A0-1律A+1=1公式名稱公式內(nèi)容交換律結(jié)合律分配律吸收律

反演律(摩根定律)A+B=B+AA

·B=B·AA+(B+C)=B+(C+A)=C+(A+B)A·(B

·

C)=B

·(C

·

A)=C

·(A

·

B)A+(B·C)=(A+B)·(A+C)A

·(B

+

C)=(A·B)+(A·C)A+(A·B)=AA

·(A

+

B)=A

A·B=A+B

A+B=A·B

表12.3.1邏輯代數(shù)的基本公式（2）64大連理工大學電氣工程系公式名稱公式內(nèi)容交換B·AB00011011A·ABAB異或門F=A·ABB·AB=AB＋AB=A(A＋B)＋B(A＋B)=A·AB＋B·AB=ＡＢ例12.1分析圖示邏輯電路的功能。

0110ABF真值表ABF&&&&A·AB·B·AB解：65大連理工大學電氣工程系B·AB00A·ABAB異或門F=AF=AB+AB=AB+AB=AB

異或門=1ABF1=1ABF

1F=1ABF

同或門=66大連理工大學電氣工程系F=AB+AB=AB+AB=A名稱邏輯符號邏輯表達式或門與門非門或非門與非門表12.3.3常用門電路的邏輯符號和邏輯表達式≥1ABF&ABFF&ABF≥1AB1AFF=A＋BF=A·BF=A

F=

A·

B

F=

A＋B

67大連理工大學電氣工程系名稱邏輯符號邏輯表達式或門與門非門或非門例12.3.1

分析圖示密碼鎖電路的密碼。S+5VABCDEF1F2111ABCDEF1=1·ABCDE=1——開鎖信號。10101=

1——報警信號。11111密碼為：10101。ABCDEF2=1·ABCDE解：

68大連理工大學電氣工程系例12.3.1分析圖示密碼鎖電路的密碼。S+512.4組合邏輯電路的設計一、半加器(1)根據(jù)邏輯功能列出真值表00101001ABFC00011011兩個一位二進制數(shù)本位和進位位69大連理工大學電氣工程系12.4組合邏輯電路的設計一、半加器(1)根據(jù)邏輯(3)根據(jù)邏輯表達式畫出邏輯電路&CABF=1ABFCCO∑半加器(2)根據(jù)真值表寫出邏輯表達式本位和

進位位

C=A

BF=AB+AB=

AB70大連理工大學電氣工程系(3)根據(jù)邏輯表達式畫出邏輯電路&CABF=1AFC二、全加器(1)根據(jù)邏輯功能列出真值表Ai

Bi

Ci-1Fi

Ci0001101101010101兩個n位二進制數(shù)中的一位本位和進位位0

0

10

10

0

110

0

10

111Fi

=Ai

BiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1(2)根據(jù)真值表寫出邏輯表達式71大連理工大學電氣工程系二、全加器(1)根據(jù)邏輯功能列出真值表AiB(3)化簡或變換邏輯式=(AiBi＋AiBi

)Ci－1=(Ai

Bi

)Ci－1=（Ai

Bi）

Ci－1=(Ai

Bi

)Ci－1+

AiBi

=

Ai

Bi

Ci－1

＋(AiBi＋AiBi

)Ci－1

＋(Ai

Bi

)Ci－1=(Ai

Bi

＋AiBi

)Ci－1＋AiBi

(Ci－1＋Ci－1)Fi

=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－1Ci=AiBiCi－1＋AiBiCi－1＋AiBiCi－1＋AiBiCi－172大連理工大學電氣工程系(3)化簡或變換邏輯式=(AiBi＋AiBi)(4)根據(jù)邏輯表達式畫出邏輯電路AiBiAiBi

Fi

Ci

COAiBi∑1(Ai

Bi

)

Ci－１(Ai

Bi

)

Ci－1CO∑Ci－1Fi

=

Ai

Bi

Ci－1Ci=（Ai

Bi）Ci－1+

AiBi

Ai

Bi

Ci－1Fi

Ci

∑CICO全加器全加器73大連理工大學電氣工程系(4)根據(jù)邏輯表達式畫出邏輯電路AiBiAiBiF4位全加器邏輯圖：ΣΣΣΣCICOCICOCICOCICOF4F3F2F1C4C3C2C1C0A4B4A3B3A2B2A1B14位全加器邏輯圖74大連理工大學電氣工程系4位全加器邏輯圖：ΣΣΣΣCICOCICO12.5編碼器控制信息編碼器二進制代碼編碼器的分類可實現(xiàn)編碼功能的組合邏輯電路。普通編碼器優(yōu)先編碼器二進制編碼器二-十進制編碼器75大連理工大學電氣工程系12.5編碼器控制信息編碼器二進制代碼編碼器的分類一、普通編碼器每次只允許輸入一個控制信息的編碼器。

1.二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼76大連理工大學電氣工程系一、普通編碼器每次只允許輸入一個控制信息的編碼器。當n=2時，即為4線－2線編碼器：

四個需要編碼的信號

兩位二進制代碼F1F2A0A1A2A3二進制編碼器0001101

1輸入F1

F2A0A3A1A24線-2線編碼器77大連理工大學電氣工程系當n=2時，即為4線－2線編碼器：四個需要2.二－十進制編碼器（BCD碼）十進制數(shù)0~9：0000~1001

（8421BCD碼）例如十進制數(shù)357用二進制數(shù)表示為：001101010111鍵控二－十進制編碼器:輸入端：十個按鍵A0~A9輸出端：F1~F435778大連理工大學電氣工程系2.二－十進制編碼器（BCD碼）鍵控二－十進制編碼器:表12.5.2編碼器真值表A0A1A2A3A4A5A6A7A8A9F4F3F2F101111111110000

10111111110001

1101111111001011101111110011111101111101001111101111010111111101110110

11111110110111

1111111101100011111111101001編碼器表達式F1

=A1

A3

A5

A7

A9F2

=A2

A3

A6

A7

F3

=A4

A5

A6

A7

F4

=A8

A979大連理工大學電氣工程系表12.5.2編碼器真值表A0A1A2A編碼器電路A0&

≥1&G4&G1&G3&G21kΩ×10F4F3F1F2+5VSELA4A5A6A7A8A9A3A2A1G5G680大連理工大學電氣工程系編碼器電路A0&≥1&&&&1kΩ×1當有鍵按下時，S=1燈亮當所有鍵未按下時，S=0燈不亮區(qū)分：當所有鍵都未按下時，輸出

0000當A0鍵按下時，輸出0000S=A0

·F1+F2+F3+F4

=A0

+F1+F2+F3+F481大連理工大學電氣工程系當有鍵按下時，S=1燈亮當所有鍵未按下時，S=表12.5.2優(yōu)先權(quán)編碼器真值表如果同時有多個信號輸入，輸出的是數(shù)碼大的輸入信號對應的代碼。二、優(yōu)先權(quán)編碼器A1A2A3A4A5A6A7A8A9F4F3F2F111111111111110111111111110?011111111101?

?

01111111100??

?

0111111011??

?

?011111010?

?

?

?

?

01111001?

?

?

?

?

?

0111000?

?

?

?

?

?

?010111?

?

?

?

?

?

?

?

0011082大連理工大學電氣工程系表12.5.2優(yōu)先權(quán)編碼器真值表如果同時有多二、優(yōu)12.6譯碼器將具有特定含義的二進制代碼變換成一定n位二進制代碼輸入2n種狀態(tài)2n種輸出譯碼器二進制數(shù)代碼按其編碼時的原意翻譯成對應的信號輸出一、二進制譯碼器的輸出信號，以表示二進制代碼的原意，這一實現(xiàn)譯碼功能的組合電路為譯碼器。過程稱為譯碼。83大連