計(jì)算機(jī)組成原理第10章 09課件

第10章安騰高性能處理機(jī)體系結(jié)構(gòu)10.1高性能處理機(jī)體系結(jié)構(gòu)的演變10.2安騰體系結(jié)構(gòu)的基本設(shè)計(jì)思想10.4指令級并行機(jī)制10.5雙核安騰處理機(jī)的組成本章小結(jié)10.3安騰指令系統(tǒng)結(jié)構(gòu)第10章安騰高性能處理機(jī)體系結(jié)構(gòu)10.1高性能處理機(jī)16.1單機(jī)系統(tǒng)的總線結(jié)構(gòu)IA32體系結(jié)構(gòu)：IA32家族中的第一款32位微處理機(jī)流水技術(shù)IA32體系結(jié)構(gòu)仍是基于CISC架構(gòu)的處理機(jī)。Pentium體系結(jié)構(gòu):CISC外殼加RISC內(nèi)核的結(jié)構(gòu)一、IA體系結(jié)構(gòu)的歷史演變10.1高性能處理機(jī)體系結(jié)構(gòu)的演變二、英特爾64位處理機(jī)的兩種體系結(jié)構(gòu)1、64T(英特爾64):基于顯式并行指令計(jì)算EPIC技術(shù)的IA64體系結(jié)構(gòu),不與IA64指令系統(tǒng)的兼容性。2、安騰體系結(jié)構(gòu):與IA64指令系統(tǒng)的兼容性。6.1單機(jī)系統(tǒng)的總線結(jié)構(gòu)IA32體系結(jié)構(gòu)：IA32家族中2安騰體系結(jié)構(gòu)脫離了IA32CISC體系結(jié)構(gòu)的束縛，但并沒有完全照搬RISC處理機(jī)的設(shè)計(jì)思想。EPIC既不是RISC，也不是CISC，而是一種吸收了CISC

和RISC

兩者長處的全新的體系結(jié)構(gòu)。顯式并行指令計(jì)算(EPIC)技術(shù)超長指令字(VLIW)技術(shù)分支推斷技術(shù)推測技術(shù)軟件流水技術(shù)寄存器堆棧技術(shù)

10.2安騰體系結(jié)構(gòu)的基本設(shè)計(jì)思想主要體現(xiàn)在以下幾個方面:安騰體系結(jié)構(gòu)脫離了IA32CISC體系結(jié)構(gòu)的束縛，但并沒有3安騰的指令中設(shè)計(jì)了屬性字段，用于指明哪些指令可以并行執(zhí)行。這些屬性信息并不是在指令執(zhí)行過程中由處理機(jī)判定后獲得的，而是由編譯程序在編譯時通過對源代碼的分析獲取指令級的并行性信息，并填寫到執(zhí)行代碼中。這就是所謂顯式并行的概念。1.顯式并行指令計(jì)算(EPIC)技術(shù)總線的特性：EPIC技術(shù)則充分利用現(xiàn)代編譯程序強(qiáng)大的對程序執(zhí)行過程的調(diào)度能力，由專用的EPIC

編譯器首先分析源代碼，根據(jù)指令之間的依賴關(guān)系最大限度地挖掘指令級的并行性，從而確定哪些指令可以并行執(zhí)行，然后把并行指令放在一起并重新排序，提取并調(diào)度其指令級的并行，并將這種并行性通過屬性字段“顯式”地告知指令執(zhí)行部件。

安騰的指令中設(shè)計(jì)了屬性字段，用于指明哪些指令可以并行執(zhí)行。這4超長指令字(VLIW)技術(shù)是提高計(jì)算機(jī)系統(tǒng)并行性的有效手段。VLIW系統(tǒng)中指令字長可多達(dá)幾百位，編譯器經(jīng)過優(yōu)化，能將多條能夠并行執(zhí)行的指令合并成一個具有多個操作碼的超長指令字，控制多個獨(dú)立的功能部件工作。EPIC是基于超長指令字的設(shè)計(jì)2.超長指令字(VLIW)技術(shù)通過將多條指令放入一個超長指令字，能有效提高處理機(jī)內(nèi)各個執(zhí)行部件的利用率。超長指令字(VLIW)技術(shù)是提高計(jì)算機(jī)系統(tǒng)并行性的有效手段。5（技術(shù)能將傳統(tǒng)的“ifthenelse”分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的順序/并行代碼，以避免由于錯誤預(yù)測分支而付出代價。當(dāng)處理機(jī)在運(yùn)行中遇到分支時，它并不是進(jìn)行傳統(tǒng)的分支預(yù)測并選擇可能性最大的一個分支執(zhí)行，而是按分支的所有可能的后續(xù)路徑開始并行執(zhí)行多段代碼并暫存各段代碼的執(zhí)行結(jié)果，直到處理機(jī)能夠確認(rèn)分支轉(zhuǎn)移與否的條件是真是假時，處理機(jī)再把應(yīng)該選擇的路徑上的指令執(zhí)行結(jié)果保留下來。3、分支推斷技術(shù)采用了推斷技術(shù)后，原有的轉(zhuǎn)移指令被轉(zhuǎn)換成條件執(zhí)行指令。原有的轉(zhuǎn)移指令的所有的分支都被并行執(zhí)行，無論哪條分支將被命中，都不會出現(xiàn)流水線斷流現(xiàn)象，故消除了因分支預(yù)測失誤而重新裝載流水線導(dǎo)致的低效率現(xiàn)象。更進(jìn)一步，以前由于程序分支和指令依賴等因素不能并行執(zhí)行的許多指令現(xiàn)在完全可以并行執(zhí)行，從而提高了處理機(jī)的執(zhí)行效率。（技術(shù)能將傳統(tǒng)的“ifthenelse”分支6控制推測技術(shù)和數(shù)據(jù)推測技術(shù)允許提前執(zhí)行從內(nèi)存單元至通用寄存器的取數(shù)指令。當(dāng)程序中有分支時:控制推測技術(shù)將位于分支指令之后的取數(shù)指令提前若干周期執(zhí)行，以此消除訪存延時，提高指令執(zhí)行的并行度。數(shù)據(jù)推測技術(shù)則用于解決提前取數(shù)指令后的數(shù)據(jù)相關(guān)性問題。

推測技術(shù)避免了cache命中失敗而導(dǎo)致訪存延遲的損失，消除了因處理機(jī)空閑而導(dǎo)致的并行性降低的缺憾。包括控制推測和數(shù)據(jù)推測，以減少存儲器訪問響應(yīng)時間的影響。4、推測技術(shù)：控制推測技術(shù)和數(shù)據(jù)推測技術(shù)允許提前執(zhí)行從內(nèi)存單元至通用寄存器7安騰體系結(jié)構(gòu)引入了新機(jī)制來支持軟件流水，包括自動寄存器重命名、推斷執(zhí)行和特殊的循環(huán)終止指令。因此，安騰處理機(jī)能夠通過旋轉(zhuǎn)寄存器機(jī)制為每個循環(huán)步提供自己的寄存器。安騰體系結(jié)構(gòu)中硬件對編譯器管理軟件流水線的支持使得編譯器能夠生成精簡的代碼，以高度并行的方式實(shí)現(xiàn)循環(huán)操作。安騰處理機(jī)利用128個通用寄存器中的96個堆棧寄存器實(shí)現(xiàn)寄存器堆棧。并在處理機(jī)內(nèi)部設(shè)置一個寄存器堆棧引擎RSE來管理寄存器堆棧。當(dāng)96個堆棧寄存器不夠用時，寄存器堆棧引擎能夠自動將寄存器堆棧與內(nèi)存儲器對接，將寄存器堆棧溢出的數(shù)據(jù)轉(zhuǎn)移到內(nèi)存儲器中保存，或在寄存器堆棧彈出數(shù)據(jù)時執(zhí)行反向操作。這樣，編譯器將看到一個容量沒有限制的寄存器堆棧空間。6、寄存器堆棧技術(shù)5、軟件流水技術(shù)安騰體系結(jié)構(gòu)引入了新機(jī)制來支持軟件流水，包括自動寄存器重命名8

10.3安騰指令系統(tǒng)結(jié)構(gòu)一、執(zhí)行單元與指令類型為提高并行處理能力，安騰處理機(jī)內(nèi)部設(shè)置了多個執(zhí)行單元。這些執(zhí)行單元被分為四類：I單元:整數(shù)執(zhí)行單元M單元:存儲器執(zhí)行單元B單元:轉(zhuǎn)移執(zhí)行單元F單元:浮點(diǎn)執(zhí)行單元用于執(zhí)行整數(shù)算術(shù)運(yùn)算、邏輯運(yùn)算、移位和比特處理等指令，以及32位數(shù)據(jù)和指針操作。用于執(zhí)行通用寄存器、浮點(diǎn)寄存器和存儲器之間的取數(shù)指令、存數(shù)指令以及某些整數(shù)ALU運(yùn)算指令。用于執(zhí)行轉(zhuǎn)移分支類指令。用于執(zhí)行浮點(diǎn)運(yùn)算指令。相應(yīng)地，安騰指令系統(tǒng)中的所有指令被分成六種類型10.3安騰指令系統(tǒng)結(jié)構(gòu)一、執(zhí)行單元與指令類型為提高并行處9二、安騰寄存器結(jié)構(gòu)與RISC體系結(jié)構(gòu)類似，安騰體系結(jié)構(gòu)大量使用寄存器操作只有取數(shù)load和存數(shù)store指令才能夠訪問內(nèi)存，所有其他指令都在寄存器上操作。用戶可直接使用的寄存器數(shù)量甚至大大超過了主流RISC處理機(jī)安騰的主要寄存器二、安騰寄存器結(jié)構(gòu)與RISC體系結(jié)構(gòu)類似，安騰體系結(jié)構(gòu)大量使10三、安騰指令格式典型指令格式:安騰的每條指令占41位：故一條典型的R

RR型安騰指令需要21位來標(biāo)識兩個源寄存器操作數(shù)和一個目標(biāo)寄存器操作數(shù)。大多數(shù)指令還需要一個6位字段選擇64個推斷寄存器之一，用于支持推斷執(zhí)行、軟件流水等功能。指令束格式：安騰體系結(jié)構(gòu)采用超長指令字技術(shù)，利用集束指令合成三、安騰指令格式典型指令格式:安騰的每條指令占41位：故一條11指令組：指令組將相互之間沒有讀后寫相關(guān)，寫后寫相關(guān)，可以并行執(zhí)行的一組指令集合。指令束模版模版字段正是為實(shí)現(xiàn)EPIC的設(shè)計(jì)思想服務(wù)的：一方面，編譯器可以通過5位模版字段指明每個指令槽中的指令使用哪一個執(zhí)行單元；另一方面，編譯器可以通過模板字段明確給出指令束內(nèi)或指令束間的依賴關(guān)系。指令組：指令組將相互之間沒有讀后寫相關(guān)，寫后寫相關(guān)，可以并行12四、安騰匯編語言格式[qp]Mnemonic[.Comp1][.Comp2]dest=src選擇64個推斷寄存器之一。在指令執(zhí)行時，如果選定的一比特推斷寄存器的當(dāng)前值為1，則該指令的執(zhí)行結(jié)果最終會被硬件采用；否則，該指令的執(zhí)行結(jié)果將被硬件放棄。對于不需要推斷寄存器的指令，在機(jī)器指令中將默認(rèn)指定推斷寄存器0，該寄存器的值固定為0。因此，所有的指令都可以看作是條件執(zhí)行的。為指令助記符為指令完成符用于進(jìn)一步限定指令所需完成的操作源操作數(shù)目標(biāo)操作數(shù)四、安騰匯編語言格式[qp]Mnemonic[.Com13①addrl=r2，r3//簡單指令:r2+r3=>r1

②(P4)addrl=r2，r3//推斷指令，指定推斷寄存器4

③addr1=r2，r3,//立即尋址指令

④cmpeqP3，P5=0，r4//帶指令完成符的指令：將r4寄存器的值與0比較，若相等則置推斷寄存器P3為1，P5為0；否則置推斷寄存器P3為0，P5為1

⑤ld8r1=［r7］//從寄存器r7指向的存儲器空間讀取連續(xù)8個字節(jié),裝入寄存器r1

addr6=r9，r8；//與上一條指令不存在相關(guān)性，故可放在一個指令組中

subr3=r1,r4//第一條指令的目標(biāo)操作數(shù)是本指令的源操作數(shù)，故需重新開始一個指令組

st8［r6］=r10//將寄存器r10的內(nèi)容存入寄存器r6指向的存儲器單元例1:下面給出一些匯編指令①addrl=r2，r31410.4指令級并行機(jī)制一、推斷執(zhí)行技術(shù)1、分支對系統(tǒng)性能的影響分支是在兩個指令序列中根據(jù)判定條件選擇其中一個序列執(zhí)行。為了判定最終選擇哪一個指令序列執(zhí)行，必須等待一些條件判斷指令的執(zhí)行結(jié)果。指令執(zhí)行一旦遇到分支轉(zhuǎn)移，在執(zhí)行判定操作之前，多個功能部件由于無法確定程序的執(zhí)行方向而空閑等待，使系統(tǒng)性能明顯下降。分支預(yù)測并不能充分利用處理機(jī)流水線的功能部件10.4指令級并行機(jī)制一、推斷執(zhí)行技術(shù)1、分支對系統(tǒng)性能的影152、安騰的推斷技術(shù)原理推斷技術(shù)處理分支的方法是利用多個功能部件并行執(zhí)行各個分支，然后根據(jù)判定結(jié)果選取某一分支的運(yùn)行結(jié)果，因而可消除大部分的轉(zhuǎn)移，使得整個系統(tǒng)的運(yùn)行速度得到提高。采用顯式并行指令計(jì)算技術(shù)的安騰處理機(jī)將處理機(jī)的多個功能部件的并行處理能力與編譯器的強(qiáng)大功能相結(jié)合，允許在編譯時讓編譯器對程序進(jìn)行優(yōu)化，消除轉(zhuǎn)移，提高效率。安騰處理機(jī)的指令系統(tǒng)允許在每條指令中都指定一個推斷寄存器。2、安騰的推斷技術(shù)原理推斷技術(shù)處理分支的方法是利用多個功能部163、推斷執(zhí)行的實(shí)現(xiàn)例2考察下面的一個典型的

if-then-else結(jié)構(gòu)：

If（x=0)thenm=m+1elsem=m-1

在傳統(tǒng)的超標(biāo)量流水線體系結(jié)構(gòu)中，完成上述判斷通常要首先安排一條比較語句，將x與0進(jìn)行比較。得到比較結(jié)果后，再選擇執(zhí)行then分支或else分支。

相應(yīng)的匯編語句大致如下所示：

cmpx，0;比較x和0

jeL1;若相等則轉(zhuǎn)移至標(biāo)號L1subm,1

；m=m-1

jmpL2

；無條件轉(zhuǎn)移至標(biāo)號L2L1：addm，1

；m=m+lL2：3、推斷執(zhí)行的實(shí)現(xiàn)例2考察下面的一個典型的if-then174、安騰處理機(jī)設(shè)計(jì)思想首先，安騰指令系統(tǒng)中的每條指令都能夠支持推斷執(zhí)行，所以第二條指令和第三條指令中的條件判斷并不需要使用專門的判斷指令。雖然后面兩條指令是條件執(zhí)行的，但整體條件判斷結(jié)構(gòu)不再需要分支指令。其次，指令中的推斷操作的安排是由編譯器在編譯過程中完成的，不需要處理機(jī)在執(zhí)行指令的非常短的時間內(nèi)動態(tài)安排各條指令的條件執(zhí)行。最后，每條指令中雖然可以指定推斷寄存器，但取指令、指令譯碼和執(zhí)行操作并不需要等到推斷寄存器的取值確定后再進(jìn)行。下面可以看一下傳統(tǒng)流水線與安騰處理機(jī)比較。4、安騰處理機(jī)設(shè)計(jì)思想首先，安騰指令系統(tǒng)中的每條指令都能夠支18傳統(tǒng)流水線與安騰處理機(jī)比較傳統(tǒng)流水線與安騰處理機(jī)比較19二、推測技術(shù)1、存儲器訪問延遲與指令級并行在現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)中，多級存儲體系能夠有效提高存儲系統(tǒng)的性能價格比。但是，在多個功能單元實(shí)現(xiàn)并行處理的處理機(jī)中，執(zhí)行指令的速度仍然受到存儲器訪問速度的制約?，F(xiàn)代RISC處理機(jī)用專用指令訪問內(nèi)存，取數(shù)指令往往成為影響處理機(jī)性能的瓶頸。見下圖看一下取數(shù)指令對處理機(jī)并行執(zhí)行指令的影響。二、推測技術(shù)1、存儲器訪問延遲與指令級并行在現(xiàn)代計(jì)算機(jī)體系結(jié)20取數(shù)指令對處理機(jī)并行執(zhí)行指令的影響①load(a)②k=k+1

③i=i-1

④n=n+3

⑤q=q+a現(xiàn)利用具有四個并行執(zhí)行單元的超標(biāo)量處理機(jī)完成如下的指令序列：

如上指令序列：

①-⑤假設(shè)所有的算術(shù)運(yùn)算指令可以在一個時鐘周期中完成，而訪存指令需要三個時鐘周期。前四條指令可以分別安排在四個執(zhí)行單元中并行執(zhí)行。如果load指令所要訪問的內(nèi)存單元并沒有被調(diào)入cache，那么load指令直接訪問內(nèi)存需要3個時鐘周期才能執(zhí)行完畢。而第5條指令依賴于load指令取得的操作數(shù)，所以在執(zhí)行第五條指令之前需要等待兩個時鐘周期，從而所有的執(zhí)行單元都必須閑置2個時鐘周期，這就大大降低了執(zhí)行效率。取數(shù)指令對處理機(jī)并行執(zhí)行指令的影響①load(a)現(xiàn)利用具有212、控制推測

解決處理機(jī)訪存延遲的辦法就是將訪存操作盡可能提前執(zhí)行。在安騰處理機(jī)中，控制推測技術(shù)用于解決上述與取數(shù)指令有關(guān)的控制相關(guān)問題。3、數(shù)據(jù)推測控制推測技術(shù)能夠解決分支和取數(shù)操作中的控制相關(guān)，但在指令優(yōu)化過程中還可能存在數(shù)據(jù)相關(guān)。2、控制推測

解決處理機(jī)訪存延遲的辦法就是將訪存操作盡可能提22【例3】考察下面包含分支與取數(shù)指令的程序段：If(r3=0)thenr2=r2+1elser1=［r3］其原始匯編代碼如下：①cmp．eqP1，P2=0，r3；②(P1)addr2=1，r2//無條件執(zhí)行：將r3寄存器的值與0比較，若相等則置推斷寄存器P1為1，P2為0,否則置推斷寄存器P1為0，P2為1③(P2)ld8r1=［r3］//若P1為1，則r2+1送r2//若P2為1，則以r3的內(nèi)容為地址訪存,8字節(jié)操作數(shù)被加載至寄存器r1.為了減少訪存延遲，希望將第3條取數(shù)指令提前至第1條指令的前面，或是更早的位置。但第3條指令是推斷執(zhí)行的，其實(shí)際結(jié)果只有在P2為真的情況下才會被真正存儲。如果第3條指令固執(zhí)行錯誤而引起異常處理，但最后發(fā)現(xiàn)該取數(shù)指令實(shí)際上并不需要執(zhí)行，那么將浪費(fèi)大量時間。【例3】考察下面包含分支與取數(shù)指令的程序段：If(r3=2310.5雙核安騰處理機(jī)的組成一、雙核安騰處理機(jī)的基本特性1、并行處理技術(shù)2、顯式并行指令計(jì)算技術(shù)3、超線程技術(shù)4、三級大容量高速緩沖存儲器5、硬件輔助虛擬化技術(shù)6、高速緩存安全技術(shù)10.5雙核安騰處理機(jī)的組成一、雙核安騰處理機(jī)的基本特性24虛擬化技術(shù)所謂虛擬化，是指用單個處理機(jī)模擬多個處理機(jī)并行工作，而每個處理機(jī)都可以被看作一個獨(dú)立的工作環(huán)境，從而在一個平臺上同時運(yùn)行多個操作系統(tǒng)，并且每一個操作系統(tǒng)中都有多個程序運(yùn)行。應(yīng)用程序在相互獨(dú)立的空間內(nèi)運(yùn)行而互不影響，從而顯著提高計(jì)算機(jī)的工作效率。在雙核安騰處理機(jī)中，英特爾首次把在奔騰4處理機(jī)中采用的超線程(HyperThreading)技術(shù)引進(jìn)到安騰處理器家族中，每個處理機(jī)支持四個線程，使其能夠處理的應(yīng)用線程數(shù)是早期單核產(chǎn)品的四倍。虛擬化技術(shù)所謂虛擬化，是指用單個處理機(jī)模擬多個處理機(jī)并行工作25超線程技術(shù)2/2超線程技術(shù)在一顆處理機(jī)芯片內(nèi)設(shè)計(jì)多個邏輯上的處理機(jī)內(nèi)核，這些邏輯上的內(nèi)核共享處理機(jī)內(nèi)的整數(shù)運(yùn)算單元、浮點(diǎn)運(yùn)算單元和二級cache等資源，但卻被模擬成多個物理內(nèi)核芯片。從軟件的角度看，系統(tǒng)中好像存在多個獨(dú)立的處理機(jī)內(nèi)核，因而可以讓單個處理機(jī)在線程級實(shí)現(xiàn)并行計(jì)算，支持多線程的操作系統(tǒng)和應(yīng)用軟件。但核心硬件資源實(shí)際上只有一套，故當(dāng)多個線程同時訪問某一個資源時，其中一個線程要暫時停止并讓出資源，直到這些資源閑置后才能繼續(xù)執(zhí)行。超線程技術(shù)2/2超線程技術(shù)在一顆處理機(jī)芯片內(nèi)設(shè)計(jì)多個邏輯上的26二、雙核安騰處理機(jī)的組織結(jié)構(gòu)1、指令執(zhí)行單元2、處理機(jī)流水線3、cache組織4、雙核仲裁二、雙核安騰處理機(jī)的組織結(jié)構(gòu)1、指令執(zhí)行單元27雙核安騰處理機(jī)流水線顯示了安騰處理機(jī)的八級內(nèi)核流水線結(jié)構(gòu)。流水線每個時鐘周期可以執(zhí)行最多6條指令。前兩個流水級構(gòu)成前端，執(zhí)行取指令操作IPG，指令指針生成，并將指令送入指令旋轉(zhuǎn)級(ROT)的去耦緩沖器。擴(kuò)展流水級(EXP)實(shí)現(xiàn)指令分派，REN級實(shí)現(xiàn)寄存器重命名。寄存器讀操作級(REG)完成提交操作碼操作，在這一級訪問寄存器文件并在處理完推斷控制后通過旁路網(wǎng)絡(luò)提交數(shù)據(jù)。最后三級實(shí)現(xiàn)寬并行執(zhí)行EXE、異常管理(DET)和寫回WRB操作。其中異常檢測級實(shí)現(xiàn)分支解析、存儲器異常管理和推測等功能。雙核安騰處理機(jī)流水線顯示了安騰處理機(jī)的八級內(nèi)核流水線結(jié)構(gòu)。28雙核仲裁器的方框圖

雙核安騰處理機(jī)配置了兩個獨(dú)立的處理機(jī)內(nèi)核，但兩個內(nèi)核之間必須相互協(xié)同工作。兩個內(nèi)核通過一個仲裁器連接到系統(tǒng)接口。仲裁器向每個內(nèi)核提供低延遲的傳輸路徑，以便對系統(tǒng)事件做出響應(yīng)。雙核仲裁器的方框圖雙核安騰處理機(jī)配置了兩個獨(dú)立的處理機(jī)內(nèi)核29第6章小結(jié)物理特性、功能特性電氣特性、機(jī)械特性總線的特性總線帶寬總線本身所能達(dá)到的最高傳輸速率位，(B／s)當(dāng)代流行的標(biāo)準(zhǔn)總線追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標(biāo)準(zhǔn)?？偩€內(nèi)部結(jié)構(gòu)數(shù)據(jù)傳送總線(地址線、數(shù)據(jù)線、控制線)；(2)仲裁總線；(3)中斷和同步總線；(4)公用線(電源、地線、時鐘、復(fù)位等信號線)。第6章小結(jié)物理特性、功能特性電氣特性、機(jī)械特性總線的特性總線30第6章小結(jié)-續(xù)1信息的傳輸方式可采用：(1)并行傳送；(2)串行傳送；(3)復(fù)用傳送。各種外圍設(shè)備必須通過“接口”與總線相連。接口是指CPU、主存、外圍設(shè)備之間通過總線進(jìn)行連接的邏輯部件。接口部件在它動態(tài)聯(lián)結(jié)的兩個功能部件起著緩沖器和轉(zhuǎn)換器的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。CPU接口接口第6章小結(jié)-續(xù)1信息的傳輸方式可采用：(1)并行傳送；各種31第6章小結(jié)-續(xù)2為了解決多個主設(shè)備同時競爭總線控制權(quán)，必須具有總線仲裁部件總線仲裁分為集中式仲裁分布式仲裁集中式仲裁方式必有一個中央仲裁器，它受理所有功能模塊的總線請求，按優(yōu)先原則或公平原則進(jìn)行排隊(duì)，然后僅給一個功能模塊發(fā)出授權(quán)信號。分布式仲裁不需要中央仲裁器，每個功能模塊都有自己的仲裁號和仲裁器。每個仲裁器將仲裁總線上得到的仲裁號與自己的仲裁號進(jìn)行比較，從而獲得總線控制權(quán)。第6章小結(jié)-續(xù)2為了解決多個主設(shè)備同時競爭總線控制權(quán)，必須32總線定時是總線系統(tǒng)的又一核心問題之一為了同步主方、從方的操作，必須制訂定時協(xié)議。通常采用同步定時與異步定時兩種方式。在異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上，不需要統(tǒng)一的公共時鐘信號。在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定，總線周期的長度是固定的。第6章小結(jié)-續(xù)3總線定時是總線系統(tǒng)的又一核心問題之一為了同步主方、從方的操33第6章小結(jié)-END當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下數(shù)據(jù)傳送模式：(1)讀／寫操作；(2)塊傳送操作；(3)寫后讀、讀修改寫操作；(4)廣播、廣集操作。PCI總線是當(dāng)前流行的總線；是一個高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線；又是至關(guān)重要的層次總線；它采用同步定時協(xié)議和集中式仲裁策略；并具有自動配置能力。InfiniBand標(biāo)準(zhǔn)，瞄準(zhǔn)了高端服務(wù)器市場的最新I/O規(guī)范，它是一種基于開關(guān)的體系結(jié)構(gòu)，可連接多達(dá)64000個服務(wù)器、存儲系統(tǒng)、網(wǎng)絡(luò)設(shè)備，能替代當(dāng)前服務(wù)器中的PCI總線，數(shù)據(jù)傳輸率高達(dá)30GB/s。因此適合于高成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)。第6章小結(jié)-END當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下數(shù)據(jù)傳送模34第10章安騰高性能處理機(jī)體系結(jié)構(gòu)10.1高性能處理機(jī)體系結(jié)構(gòu)的演變10.2安騰體系結(jié)構(gòu)的基本設(shè)計(jì)思想10.4指令級并行機(jī)制10.5雙核安騰處理機(jī)的組成本章小結(jié)10.3安騰指令系統(tǒng)結(jié)構(gòu)第10章安騰高性能處理機(jī)體系結(jié)構(gòu)10.1高性能處理機(jī)356.1單機(jī)系統(tǒng)的總線結(jié)構(gòu)IA32體系結(jié)構(gòu)：IA32家族中的第一款32位微處理機(jī)流水技術(shù)IA32體系結(jié)構(gòu)仍是基于CISC架構(gòu)的處理機(jī)。Pentium體系結(jié)構(gòu):CISC外殼加RISC內(nèi)核的結(jié)構(gòu)一、IA體系結(jié)構(gòu)的歷史演變10.1高性能處理機(jī)體系結(jié)構(gòu)的演變二、英特爾64位處理機(jī)的兩種體系結(jié)構(gòu)1、64T(英特爾64):基于顯式并行指令計(jì)算EPIC技術(shù)的IA64體系結(jié)構(gòu),不與IA64指令系統(tǒng)的兼容性。2、安騰體系結(jié)構(gòu):與IA64指令系統(tǒng)的兼容性。6.1單機(jī)系統(tǒng)的總線結(jié)構(gòu)IA32體系結(jié)構(gòu)：IA32家族中36安騰體系結(jié)構(gòu)脫離了IA32CISC體系結(jié)構(gòu)的束縛，但并沒有完全照搬RISC處理機(jī)的設(shè)計(jì)思想。EPIC既不是RISC，也不是CISC，而是一種吸收了CISC

和RISC

兩者長處的全新的體系結(jié)構(gòu)。顯式并行指令計(jì)算(EPIC)技術(shù)超長指令字(VLIW)技術(shù)分支推斷技術(shù)推測技術(shù)軟件流水技術(shù)寄存器堆棧技術(shù)

10.2安騰體系結(jié)構(gòu)的基本設(shè)計(jì)思想主要體現(xiàn)在以下幾個方面:安騰體系結(jié)構(gòu)脫離了IA32CISC體系結(jié)構(gòu)的束縛，但并沒有37安騰的指令中設(shè)計(jì)了屬性字段，用于指明哪些指令可以并行執(zhí)行。這些屬性信息并不是在指令執(zhí)行過程中由處理機(jī)判定后獲得的，而是由編譯程序在編譯時通過對源代碼的分析獲取指令級的并行性信息，并填寫到執(zhí)行代碼中。這就是所謂顯式并行的概念。1.顯式并行指令計(jì)算(EPIC)技術(shù)總線的特性：EPIC技術(shù)則充分利用現(xiàn)代編譯程序強(qiáng)大的對程序執(zhí)行過程的調(diào)度能力，由專用的EPIC

編譯器首先分析源代碼，根據(jù)指令之間的依賴關(guān)系最大限度地挖掘指令級的并行性，從而確定哪些指令可以并行執(zhí)行，然后把并行指令放在一起并重新排序，提取并調(diào)度其指令級的并行，并將這種并行性通過屬性字段“顯式”地告知指令執(zhí)行部件。

安騰的指令中設(shè)計(jì)了屬性字段，用于指明哪些指令可以并行執(zhí)行。這38超長指令字(VLIW)技術(shù)是提高計(jì)算機(jī)系統(tǒng)并行性的有效手段。VLIW系統(tǒng)中指令字長可多達(dá)幾百位，編譯器經(jīng)過優(yōu)化，能將多條能夠并行執(zhí)行的指令合并成一個具有多個操作碼的超長指令字，控制多個獨(dú)立的功能部件工作。EPIC是基于超長指令字的設(shè)計(jì)2.超長指令字(VLIW)技術(shù)通過將多條指令放入一個超長指令字，能有效提高處理機(jī)內(nèi)各個執(zhí)行部件的利用率。超長指令字(VLIW)技術(shù)是提高計(jì)算機(jī)系統(tǒng)并行性的有效手段。39（技術(shù)能將傳統(tǒng)的“ifthenelse”分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的順序/并行代碼，以避免由于錯誤預(yù)測分支而付出代價。當(dāng)處理機(jī)在運(yùn)行中遇到分支時，它并不是進(jìn)行傳統(tǒng)的分支預(yù)測并選擇可能性最大的一個分支執(zhí)行，而是按分支的所有可能的后續(xù)路徑開始并行執(zhí)行多段代碼并暫存各段代碼的執(zhí)行結(jié)果，直到處理機(jī)能夠確認(rèn)分支轉(zhuǎn)移與否的條件是真是假時，處理機(jī)再把應(yīng)該選擇的路徑上的指令執(zhí)行結(jié)果保留下來。3、分支推斷技術(shù)采用了推斷技術(shù)后，原有的轉(zhuǎn)移指令被轉(zhuǎn)換成條件執(zhí)行指令。原有的轉(zhuǎn)移指令的所有的分支都被并行執(zhí)行，無論哪條分支將被命中，都不會出現(xiàn)流水線斷流現(xiàn)象，故消除了因分支預(yù)測失誤而重新裝載流水線導(dǎo)致的低效率現(xiàn)象。更進(jìn)一步，以前由于程序分支和指令依賴等因素不能并行執(zhí)行的許多指令現(xiàn)在完全可以并行執(zhí)行，從而提高了處理機(jī)的執(zhí)行效率。（技術(shù)能將傳統(tǒng)的“ifthenelse”分支40控制推測技術(shù)和數(shù)據(jù)推測技術(shù)允許提前執(zhí)行從內(nèi)存單元至通用寄存器的取數(shù)指令。當(dāng)程序中有分支時:控制推測技術(shù)將位于分支指令之后的取數(shù)指令提前若干周期執(zhí)行，以此消除訪存延時，提高指令執(zhí)行的并行度。數(shù)據(jù)推測技術(shù)則用于解決提前取數(shù)指令后的數(shù)據(jù)相關(guān)性問題。

推測技術(shù)避免了cache命中失敗而導(dǎo)致訪存延遲的損失，消除了因處理機(jī)空閑而導(dǎo)致的并行性降低的缺憾。包括控制推測和數(shù)據(jù)推測，以減少存儲器訪問響應(yīng)時間的影響。4、推測技術(shù)：控制推測技術(shù)和數(shù)據(jù)推測技術(shù)允許提前執(zhí)行從內(nèi)存單元至通用寄存器41安騰體系結(jié)構(gòu)引入了新機(jī)制來支持軟件流水，包括自動寄存器重命名、推斷執(zhí)行和特殊的循環(huán)終止指令。因此，安騰處理機(jī)能夠通過旋轉(zhuǎn)寄存器機(jī)制為每個循環(huán)步提供自己的寄存器。安騰體系結(jié)構(gòu)中硬件對編譯器管理軟件流水線的支持使得編譯器能夠生成精簡的代碼，以高度并行的方式實(shí)現(xiàn)循環(huán)操作。安騰處理機(jī)利用128個通用寄存器中的96個堆棧寄存器實(shí)現(xiàn)寄存器堆棧。并在處理機(jī)內(nèi)部設(shè)置一個寄存器堆棧引擎RSE來管理寄存器堆棧。當(dāng)96個堆棧寄存器不夠用時，寄存器堆棧引擎能夠自動將寄存器堆棧與內(nèi)存儲器對接，將寄存器堆棧溢出的數(shù)據(jù)轉(zhuǎn)移到內(nèi)存儲器中保存，或在寄存器堆棧彈出數(shù)據(jù)時執(zhí)行反向操作。這樣，編譯器將看到一個容量沒有限制的寄存器堆棧空間。6、寄存器堆棧技術(shù)5、軟件流水技術(shù)安騰體系結(jié)構(gòu)引入了新機(jī)制來支持軟件流水，包括自動寄存器重命名42

10.3安騰指令系統(tǒng)結(jié)構(gòu)一、執(zhí)行單元與指令類型為提高并行處理能力，安騰處理機(jī)內(nèi)部設(shè)置了多個執(zhí)行單元。這些執(zhí)行單元被分為四類：I單元:整數(shù)執(zhí)行單元M單元:存儲器執(zhí)行單元B單元:轉(zhuǎn)移執(zhí)行單元F單元:浮點(diǎn)執(zhí)行單元用于執(zhí)行整數(shù)算術(shù)運(yùn)算、邏輯運(yùn)算、移位和比特處理等指令，以及32位數(shù)據(jù)和指針操作。用于執(zhí)行通用寄存器、浮點(diǎn)寄存器和存儲器之間的取數(shù)指令、存數(shù)指令以及某些整數(shù)ALU運(yùn)算指令。用于執(zhí)行轉(zhuǎn)移分支類指令。用于執(zhí)行浮點(diǎn)運(yùn)算指令。相應(yīng)地，安騰指令系統(tǒng)中的所有指令被分成六種類型10.3安騰指令系統(tǒng)結(jié)構(gòu)一、執(zhí)行單元與指令類型為提高并行處43二、安騰寄存器結(jié)構(gòu)與RISC體系結(jié)構(gòu)類似，安騰體系結(jié)構(gòu)大量使用寄存器操作只有取數(shù)load和存數(shù)store指令才能夠訪問內(nèi)存，所有其他指令都在寄存器上操作。用戶可直接使用的寄存器數(shù)量甚至大大超過了主流RISC處理機(jī)安騰的主要寄存器二、安騰寄存器結(jié)構(gòu)與RISC體系結(jié)構(gòu)類似，安騰體系結(jié)構(gòu)大量使44三、安騰指令格式典型指令格式:安騰的每條指令占41位：故一條典型的R

RR型安騰指令需要21位來標(biāo)識兩個源寄存器操作數(shù)和一個目標(biāo)寄存器操作數(shù)。大多數(shù)指令還需要一個6位字段選擇64個推斷寄存器之一，用于支持推斷執(zhí)行、軟件流水等功能。指令束格式：安騰體系結(jié)構(gòu)采用超長指令字技術(shù)，利用集束指令合成三、安騰指令格式典型指令格式:安騰的每條指令占41位：故一條45指令組：指令組將相互之間沒有讀后寫相關(guān)，寫后寫相關(guān)，可以并行執(zhí)行的一組指令集合。指令束模版模版字段正是為實(shí)現(xiàn)EPIC的設(shè)計(jì)思想服務(wù)的：一方面，編譯器可以通過5位模版字段指明每個指令槽中的指令使用哪一個執(zhí)行單元；另一方面，編譯器可以通過模板字段明確給出指令束內(nèi)或指令束間的依賴關(guān)系。指令組：指令組將相互之間沒有讀后寫相關(guān)，寫后寫相關(guān)，可以并行46四、安騰匯編語言格式[qp]Mnemonic[.Comp1][.Comp2]dest=src選擇64個推斷寄存器之一。在指令執(zhí)行時，如果選定的一比特推斷寄存器的當(dāng)前值為1，則該指令的執(zhí)行結(jié)果最終會被硬件采用；否則，該指令的執(zhí)行結(jié)果將被硬件放棄。對于不需要推斷寄存器的指令，在機(jī)器指令中將默認(rèn)指定推斷寄存器0，該寄存器的值固定為0。因此，所有的指令都可以看作是條件執(zhí)行的。為指令助記符為指令完成符用于進(jìn)一步限定指令所需完成的操作源操作數(shù)目標(biāo)操作數(shù)四、安騰匯編語言格式[qp]Mnemonic[.Com47①addrl=r2，r3//簡單指令:r2+r3=>r1

②(P4)addrl=r2，r3//推斷指令，指定推斷寄存器4

③addr1=r2，r3,//立即尋址指令

④cmpeqP3，P5=0，r4//帶指令完成符的指令：將r4寄存器的值與0比較，若相等則置推斷寄存器P3為1，P5為0；否則置推斷寄存器P3為0，P5為1

⑤ld8r1=［r7］//從寄存器r7指向的存儲器空間讀取連續(xù)8個字節(jié),裝入寄存器r1

addr6=r9，r8；//與上一條指令不存在相關(guān)性，故可放在一個指令組中

subr3=r1,r4//第一條指令的目標(biāo)操作數(shù)是本指令的源操作數(shù)，故需重新開始一個指令組

st8［r6］=r10//將寄存器r10的內(nèi)容存入寄存器r6指向的存儲器單元例1:下面給出一些匯編指令①addrl=r2，r34810.4指令級并行機(jī)制一、推斷執(zhí)行技術(shù)1、分支對系統(tǒng)性能的影響分支是在兩個指令序列中根據(jù)判定條件選擇其中一個序列執(zhí)行。為了判定最終選擇哪一個指令序列執(zhí)行，必須等待一些條件判斷指令的執(zhí)行結(jié)果。指令執(zhí)行一旦遇到分支轉(zhuǎn)移，在執(zhí)行判定操作之前，多個功能部件由于無法確定程序的執(zhí)行方向而空閑等待，使系統(tǒng)性能明顯下降。分支預(yù)測并不能充分利用處理機(jī)流水線的功能部件10.4指令級并行機(jī)制一、推斷執(zhí)行技術(shù)1、分支對系統(tǒng)性能的影492、安騰的推斷技術(shù)原理推斷技術(shù)處理分支的方法是利用多個功能部件并行執(zhí)行各個分支，然后根據(jù)判定結(jié)果選取某一分支的運(yùn)行結(jié)果，因而可消除大部分的轉(zhuǎn)移，使得整個系統(tǒng)的運(yùn)行速度得到提高。采用顯式并行指令計(jì)算技術(shù)的安騰處理機(jī)將處理機(jī)的多個功能部件的并行處理能力與編譯器的強(qiáng)大功能相結(jié)合，允許在編譯時讓編譯器對程序進(jìn)行優(yōu)化，消除轉(zhuǎn)移，提高效率。安騰處理機(jī)的指令系統(tǒng)允許在每條指令中都指定一個推斷寄存器。2、安騰的推斷技術(shù)原理推斷技術(shù)處理分支的方法是利用多個功能部503、推斷執(zhí)行的實(shí)現(xiàn)例2考察下面的一個典型的

if-then-else結(jié)構(gòu)：

If（x=0)thenm=m+1elsem=m-1

在傳統(tǒng)的超標(biāo)量流水線體系結(jié)構(gòu)中，完成上述判斷通常要首先安排一條比較語句，將x與0進(jìn)行比較。得到比較結(jié)果后，再選擇執(zhí)行then分支或else分支。

相應(yīng)的匯編語句大致如下所示：

cmpx，0;比較x和0

jeL1;若相等則轉(zhuǎn)移至標(biāo)號L1subm,1

；m=m-1

jmpL2

；無條件轉(zhuǎn)移至標(biāo)號L2L1：addm，1

；m=m+lL2：3、推斷執(zhí)行的實(shí)現(xiàn)例2考察下面的一個典型的if-then514、安騰處理機(jī)設(shè)計(jì)思想首先，安騰指令系統(tǒng)中的每條指令都能夠支持推斷執(zhí)行，所以第二條指令和第三條指令中的條件判斷并不需要使用專門的判斷指令。雖然后面兩條指令是條件執(zhí)行的，但整體條件判斷結(jié)構(gòu)不再需要分支指令。其次，指令中的推斷操作的安排是由編譯器在編譯過程中完成的，不需要處理機(jī)在執(zhí)行指令的非常短的時間內(nèi)動態(tài)安排各條指令的條件執(zhí)行。最后，每條指令中雖然可以指定推斷寄存器，但取指令、指令譯碼和執(zhí)行操作并不需要等到推斷寄存器的取值確定后再進(jìn)行。下面可以看一下傳統(tǒng)流水線與安騰處理機(jī)比較。4、安騰處理機(jī)設(shè)計(jì)思想首先，安騰指令系統(tǒng)中的每條指令都能夠支52傳統(tǒng)流水線與安騰處理機(jī)比較傳統(tǒng)流水線與安騰處理機(jī)比較53二、推測技術(shù)1、存儲器訪問延遲與指令級并行在現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)中，多級存儲體系能夠有效提高存儲系統(tǒng)的性能價格比。但是，在多個功能單元實(shí)現(xiàn)并行處理的處理機(jī)中，執(zhí)行指令的速度仍然受到存儲器訪問速度的制約?，F(xiàn)代RISC處理機(jī)用專用指令訪問內(nèi)存，取數(shù)指令往往成為影響處理機(jī)性能的瓶頸。見下圖看一下取數(shù)指令對處理機(jī)并行執(zhí)行指令的影響。二、推測技術(shù)1、存儲器訪問延遲與指令級并行在現(xiàn)代計(jì)算機(jī)體系結(jié)54取數(shù)指令對處理機(jī)并行執(zhí)行指令的影響①load(a)②k=k+1

③i=i-1

④n=n+3

⑤q=q+a現(xiàn)利用具有四個并行執(zhí)行單元的超標(biāo)量處理機(jī)完成如下的指令序列：

如上指令序列：

①-⑤假設(shè)所有的算術(shù)運(yùn)算指令可以在一個時鐘周期中完成，而訪存指令需要三個時鐘周期。前四條指令可以分別安排在四個執(zhí)行單元中并行執(zhí)行。如果load指令所要訪問的內(nèi)存單元并沒有被調(diào)入cache，那么load指令直接訪問內(nèi)存需要3個時鐘周期才能執(zhí)行完畢。而第5條指令依賴于load指令取得的操作數(shù)，所以在執(zhí)行第五條指令之前需要等待兩個時鐘周期，從而所有的執(zhí)行單元都必須閑置2個時鐘周期，這就大大降低了執(zhí)行效率。取數(shù)指令對處理機(jī)并行執(zhí)行指令的影響①load(a)現(xiàn)利用具有552、控制推測

解決處理機(jī)訪存延遲的辦法就是將訪存操作盡可能提前執(zhí)行。在安騰處理機(jī)中，控制推測技術(shù)用于解決上述與取數(shù)指令有關(guān)的控制相關(guān)問題。3、數(shù)據(jù)推測控制推測技術(shù)能夠解決分支和取數(shù)操作中的控制相關(guān)，但在指令優(yōu)化過程中還可能存在數(shù)據(jù)相關(guān)。2、控制推測

解決處理機(jī)訪存延遲的辦法就是將訪存操作盡可能提56【例3】考察下面包含分支與取數(shù)指令的程序段：If(r3=0)thenr2=r2+1elser1=［r3］其原始匯編代碼如下：①cmp．eqP1，P2=0，r3；②(P1)addr2=1，r2//無條件執(zhí)行：將r3寄存器的值與0比較，若相等則置推斷寄存器P1為1，P2為0,否則置推斷寄存器P1為0，P2為1③(P2)ld8r1=［r3］//若P1為1，則r2+1送r2//若P2為1，則以r3的內(nèi)容為地址訪存,8字節(jié)操作數(shù)被加載至寄存器r1.為了減少訪存延遲，希望將第3條取數(shù)指令提前至第1條指令的前面，或是更早的位置。但第3條指令是推斷執(zhí)行的，其實(shí)際結(jié)果只有在P2為真的情況下才會被真正存儲。如果第3條指令固執(zhí)行錯誤而引起異常處理，但最后發(fā)現(xiàn)該取數(shù)指令實(shí)際上并不需要執(zhí)行，那么將浪費(fèi)大量時間。【例3】考察下面包含分支與取數(shù)指令的程序段：If(r3=5710.5雙核安騰處理機(jī)的組成一、雙核安騰處理機(jī)的基本特性1、并行處理技術(shù)2、顯式并行指令計(jì)算技術(shù)3、超線程技術(shù)4、三級大容量高速緩沖存儲器5、硬件輔助虛擬化技術(shù)6、高速緩存安全技術(shù)10.5雙核安騰處理機(jī)的組成一、雙核安騰處理機(jī)的基本特性58虛擬化技術(shù)所謂虛擬化，是指用單個處理機(jī)模擬多個處理機(jī)并行工作，而每個處理機(jī)都可以被看作一個獨(dú)立的工作環(huán)境，從而在一個平臺上同時運(yùn)行多個操作系統(tǒng)，并且每一個操作系統(tǒng)中都有多個程序運(yùn)行。應(yīng)用程序在相互獨(dú)立的空間內(nèi)運(yùn)行而互不影響，從而顯著提高計(jì)算機(jī)的工作效率。在雙核安騰處理機(jī)中，英特爾首次把在奔騰4處理機(jī)中采用的超線程(HyperThreading)技術(shù)引進(jìn)到安騰處理器家族中，每個處理機(jī)支持四個線程，使其能夠處理的應(yīng)用線程數(shù)是早期單核產(chǎn)品的四倍。虛擬化技術(shù)所謂虛擬化，是指用單個處理機(jī)模擬多個處理機(jī)并行工作59超線程技術(shù)2/2超線程技術(shù)在一顆處理機(jī)芯片內(nèi)設(shè)計(jì)多個邏輯上的處理機(jī)內(nèi)核，這些邏輯上的內(nèi)核共享處理機(jī)內(nèi)的整數(shù)運(yùn)算單元、浮點(diǎn)運(yùn)算單元和二級cache等資源，但卻被模擬成多個物理內(nèi)核芯片。從軟件的角度看，系統(tǒng)中好像存在多個獨(dú)立的處理機(jī)內(nèi)核，因而可以讓單個處理機(jī)在線程級實(shí)現(xiàn)并行計(jì)算，支持多線程的操作系統(tǒng)和應(yīng)用軟件。但核心硬件資源實(shí)際上只有一套，故當(dāng)多個線程同時訪問某一個資源時，其中一個線程要暫時停止并讓出資源，直到這些資源閑置后才能繼續(xù)執(zhí)行。超線程技