板卡使用-sdram特別SDRAM在制作PCB時為了保證高頻下正常工作首先應(yīng)該

特別：SDRAMPCB時，為了保證在高頻下正常工作，首先應(yīng)該處理好電源引腳的腳，以最大限度地濾除紋波，提高SDRAM驅(qū)動電源的質(zhì)量。信號產(chǎn)生干擾，在時鐘線的布線時應(yīng)盡可能采用地線，縮短PCB上面的走線長度。SDRAM33Ω電阻來消SDRAML-BANK,然后一些其他的控制器，能夠直接與外部通信，這些控制SDRAM中還有模式寄存器，這個決定SDRAM是否能夠讀寫操作的成敗SDRAMHHHLHHHLHHLLHHLLHLLLHLLL00000CASBrustSDRAM的初始化時序板卡上電初始化200us等待SDRAM啟動（手冊中至少需要 所 8個預(yù)先刷新周（冊規(guī)定至少2個周期來刷新邏輯塊，在設(shè)計(jì)中一般直接給8個周期 ,SDRAM的讀寫方式，既可以通過地址的索引實(shí)現(xiàn)單個邏輯單元數(shù)據(jù)的讀/寫，也可以通過突發(fā)連續(xù)讀/256個數(shù)據(jù)的連續(xù)操作，為了實(shí)現(xiàn)更高的帶寬，可以采用突發(fā)1.2.4.8256個數(shù)據(jù)的操作模式。=行數(shù)x列數(shù)xbankx=1bankxbankxDQM=數(shù)據(jù)寬度/832bit的SDRAM，DQM[2]SDRAMSDRAM操作時序相同，不同的是行、列的//addressspaceparameters‘defineROWSTART‘defineROWSIZE12‘defineCOLSIZE‘defineBANKSIZE//addressanddatabus‘defineASIZE22 //totaladdresswidthoftheSDRAM‘defineDSIZE24 //widthofdatabustoSDRAM//ASIZEROWSIZECOLSIZEBANKSIZE//ROWROWSTARTROWSIZE的寬度，COLBANK的寬度定義也 就是數(shù)據(jù)總線，這里主要看你要所用到的數(shù)據(jù)，RGB888//addressspace//1Mx4x32bit=（4096x256）x4x32bit=128Mbit注意，4096256‘defineROWSIZE //bank‘defineCOLSIZE //bank‘defineDSIZE24 //widthofdatabustoSDRAM 32bitSDRAMdata‘defineBANKSIZE2 //4banksinoneSDRAM‘define ‘define ‘COLSIZE+ ‘ ’INIT_PER=200us/T=200x10^3ns (1000/CLK)=200xCLKxxMHzns以上是計(jì)算出來的是延時計(jì)數(shù)，就是一開始上電之后，先有一個比如驅(qū)動時鐘頻率為100MHz，則INIT_PRE =20000； =SDRAMSDRAM的有效帶寬，因此設(shè)置64ms為刷新間隔上限。64ms/bank409664ms409615.625us。819264ms81927.8125usREF_PER=15.625us/(1000/CLK)=15.625x10^3ns/(1000/CLK)=15.625xCLK(4096行)REF_PER=7.8125us/(1000/CLK)=7.8125x10^3ns/(1000/CLK)7.8125x

SC_CLSC_CLSDRAM23；潛伏期的延時大小直接關(guān)系到SDRAM3。定義SC_CL的宏后，會到SDR_CL的宏上，這個直接關(guān)系到最終的潛伏parameterSDR_CL=(SC_CL==2)?3’b10:SC_RCD數(shù)據(jù)延時定義3SC_PM這里采用了全頁突發(fā)讀/寫操作，因此直接在中設(shè)置為A2A1A011parameterSC_BL=//SDRAMparameterSDR_BL=(SC_PM==1)?//page(SC_BL==1)?(SC_BL==2)?(SC_BL==4)?parameterSDR_BT1’b0 //順序讀/A30 //交錯讀/寫A3=//addressspace//1Mx4x32bit=（4096x256）x4x32bit=128Mbit注意，4096256‘defineROWSIZE //bank‘defineCOLSIZE //bank‘defineDSIZE24 //widthofdatabustoSDRAM 32bitSDRAMdata‘defineBANKSIZE2 //4banksinoneSDRAM‘define ‘define ‘COLSIZE+ ‘ ’//‘define//‘defineROW4096_122MHz‘defineROW4096_100MHz parameterINIT_PER 16’d26600parameterREF_PER= ;//2078.125parameterSC_CL=3;parameterSC_RCD=3;parameterSC_BL=1;parameterSC_PM=1; parameterINIT_PER 16’d24400parameterREF_PER= ;//2078.125parameterSC_CL=3;parameterSC_RCD=3;parameterSC_BL=1;parameterSC_PM=1; parameterINIT_PER 16’20000parameterREF_PER= ;//2078.125parameterSC_CL=3;parameterSC_RCD=3;parameterSC_BL=1;parameterSC_PM=1;parameterSDR_CL=(SC_CL==2)?3’b10:parameterSDR_BL=(SC_PM==1)?//page(SC_BL==1)?(SC_BL==2)?(SC_BL==4)?parameterSDR_BT1’b0 //順序讀/A3；//A3=根據(jù)SDRAM的處理架構(gòu)，sdram_control_4port中的架構(gòu)，sdram_pll需要PLL輸出兩個不同相的時鐘，SDRAM_PLL的驅(qū)動時鐘相比控制時鐘，經(jīng)驗(yàn)值在-3ns~+1ns之間 SDRAM控制器的時鐘輸入 SDRAM驅(qū)動時鐘輸入 SDRAM控制器復(fù)位信號輸入SDRAM SDRAM sdram sdram的bank sdram的選 寫入地址最小值//22’d0 使能信號時，不需要額