微機(jī)原理期末考試題

微機(jī)原理期末考試題微機(jī)原理期末考試題微機(jī)原理期末考試題資料僅供參考文件編號(hào)：2022年4月微機(jī)原理期末考試題版本號(hào)：A修改號(hào)：1頁(yè)次：1.0審核：批準(zhǔn):發(fā)布日期：一、單選題（共30分，共30題，每題1分）計(jì)算機(jī)內(nèi)機(jī)器數(shù)通常采用（C）形式來表示。 A、原碼 B、反碼 C、補(bǔ)碼 D、ASCII碼組合BCD碼“87H”代表的十進(jìn)制真值是（B）。 A、78 B、87 C、-120 D、+120若下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，那么采用偶校驗(yàn)的字符碼是(D)。 A、 B、 C、 D、馮·諾依曼基本思想主要是提出了（A）。 A、二進(jìn)制和程序存儲(chǔ) B、CPU和存儲(chǔ)器 C、二進(jìn)制和存儲(chǔ)器 D、存儲(chǔ)器和輸入輸出設(shè)備以下敘述中，不符合RISC指令系統(tǒng)特點(diǎn)的是（B）。 A、指令長(zhǎng)度固定，指令種類少 B、尋址方式種類豐富，指令功能盡量增強(qiáng) C、選取使用頻率較高的一些簡(jiǎn)單指令 D、設(shè)置大量通用寄存器，訪問存儲(chǔ)器指令簡(jiǎn)單以下所列提高微機(jī)系統(tǒng)性能的技術(shù)，說法不正確的是（A）。 A、采用流水線結(jié)構(gòu)后每條指令的執(zhí)行時(shí)間明顯縮短。 B、增加Cache存儲(chǔ)器后CPU與內(nèi)存交換數(shù)據(jù)的速度得到提高。 C、引入虛擬存儲(chǔ)技術(shù)后擴(kuò)大了用戶可用內(nèi)存空間。 D、提高主機(jī)時(shí)鐘頻率后加快了指令執(zhí)行速度。微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B）。 A、每一條機(jī)器指令由一條微指令來執(zhí)行 B、每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行 C、每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D、一條微指令由若干條機(jī)器指令組成微處理器中運(yùn)算器的主要功能是進(jìn)行（D）。 A、邏輯運(yùn)算 B、算術(shù)運(yùn)算 C、更新標(biāo)志位 D、以上所有在分頁(yè)管理的存儲(chǔ)系統(tǒng)中，（D）通過地址映射表來完成虛擬地址到物理地址的轉(zhuǎn)換。 A、ALU B、寄存器 C、接口 D、.MMU下列因素中，與Cache的命中率無關(guān)的是（A）。 A、主存存取時(shí)間 B、塊的大小 C、Cache組織方式 D、Cache容量指令系統(tǒng)中采用不同尋址方式的目的主要是（B）。 A、實(shí)現(xiàn)存儲(chǔ)程序和程序控制B、縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性 C、可以直接訪問外存 D、提供擴(kuò)展操作碼的可能并降低指令譯碼難度程序控制類指令的主要功能是（D）。 A、進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B、進(jìn)行主存和CPU之間的數(shù)據(jù)傳送 C、進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送 D、改變程序執(zhí)行的順序若只使用一條指令使某寄存器中的高4位不變，低4位清0，則應(yīng)使用（A）操作指令。 A、與 B、或 C、非 D．位取反以下ARM指令中，（B）的源操作數(shù)采用了寄存器間接尋址方式。 A、MOVR0,#2 B、LDRR0,[R1] C、BLSUB1 D、ADDR0,R1,R2,LSL#1ARM處理器比較無符號(hào)數(shù)大小時(shí)是根據(jù)（C）標(biāo)志位來判斷的。 A、C和N B、C和V C、C和Z D、Z和V在單地址指令格式下，為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用（C）尋址方式。 A、基址變址 B、相對(duì) C、隱含 D、寄存器在軟件開發(fā)過程中“匯編”通常是指（A）。 A、將匯編語(yǔ)言轉(zhuǎn)換成機(jī)器語(yǔ)言的過程 B、將機(jī)器語(yǔ)言轉(zhuǎn)換成匯編語(yǔ)言的過程 C、將高級(jí)語(yǔ)言轉(zhuǎn)換成機(jī)器語(yǔ)言的過程 D、將高級(jí)語(yǔ)言轉(zhuǎn)換成匯編語(yǔ)言的過程在匯編過程中不會(huì)產(chǎn)生指令碼，只用來指示匯編程序如何匯編的指令是（B）。A、匯編指令 B、偽指令 C、機(jī)器指令 D、宏指令存儲(chǔ)器內(nèi)容不會(huì)因電源的關(guān)閉而消失的存儲(chǔ)器類型是（D）。 A、DRAM B、SRAM C、SDRAM D、EEROM宏與子程序的相同之處為（B）。A、目標(biāo)代碼都是唯一的 B、都需要先定義后調(diào)用 C、執(zhí)行時(shí)需要保護(hù)現(xiàn)場(chǎng)/恢復(fù)現(xiàn)場(chǎng) D、目標(biāo)代碼都不是唯一的軟件和固件的功能在邏輯上（C

)。 A、固件優(yōu)于軟件

B、軟件優(yōu)于固件 C、等價(jià)

D、視情況而定若處理器采用（A）方式對(duì)I/O端口進(jìn)行編址，則不需要開發(fā)專門的I/O指令集。 A、統(tǒng)一編址法 B、獨(dú)立編址法 C、AB選項(xiàng)都對(duì)D、AB選項(xiàng)都不對(duì)在主機(jī)與外圍設(shè)備進(jìn)行數(shù)據(jù)交換時(shí)，為解決兩者之間的同步與協(xié)調(diào)、數(shù)據(jù)格式轉(zhuǎn)換等問題，必須要引入(

C

)。 A、數(shù)據(jù)緩沖器 B、I／O總線

C、I/O接口 D、串并移位器除了I/O設(shè)備本身的性能外，影響嵌入式系統(tǒng)I/O數(shù)據(jù)傳輸速度的主要因素是（D）。 A、Cache性能 B、CPU字長(zhǎng) C、主存容量 D、總線傳輸速率微處理器系統(tǒng)中引入中斷技術(shù)可以（C）。 A、提高外設(shè)速度 B、減輕內(nèi)存負(fù)擔(dān) C、提高CPU效率 D、增加信息交換精度ARM系統(tǒng)中，字符串在內(nèi)存中存放時(shí)，一般是以（B）為存放單位。 A、比特位 B、字節(jié) C、字

D、雙字ARM匯編程序中，代碼段的定義應(yīng)該使用（A）偽指令。 A、AREA B、DCB C、

MACRO

D、GBLAARM工作狀態(tài)下，每取出一條指令后程序計(jì)數(shù)器PC的值應(yīng)該(B)。 A、自動(dòng)加1 B、自動(dòng)加4 C、自動(dòng)清0 D、自動(dòng)置1嵌入式系統(tǒng)由硬件部分和軟件部分構(gòu)成，以下（C）不屬于嵌入式系統(tǒng)軟件。 A、操作系統(tǒng)內(nèi)核 B、驅(qū)動(dòng)程序 C、FPGA編程軟件 D、嵌入式中間件關(guān)于實(shí)時(shí)操作系統(tǒng)（RTOS）的任務(wù)調(diào)度器，以下描述中正確的是（D）。 A、任務(wù)之間的公平性是最重要的調(diào)度目標(biāo) B、RTOS調(diào)度算法只是一種靜態(tài)優(yōu)先級(jí)調(diào)度算法 C、RTOS調(diào)度器都采用了基于時(shí)間片輪轉(zhuǎn)的調(diào)度算法 D、大多數(shù)RTOS調(diào)度算法都是可搶占式（可剝奪式）的二、填空題（共25分，共25空，每空1分）多字節(jié)數(shù)據(jù)存儲(chǔ)時(shí)可以采用大端格式或小端格式。ARM處理器的默認(rèn)格式是（小端格式），其存放規(guī)則是（高字節(jié)放高地址低字節(jié)放低地址。一種合理的指令六級(jí)流水線的各個(gè)階段可能包括（取指令指令譯碼計(jì)算操作數(shù)地址取操作數(shù)⑤執(zhí)行指令⑥寫結(jié)果CPU執(zhí)行程序時(shí)間T可以用來測(cè)定計(jì)算機(jī)的性能，T由時(shí)鐘頻率f②指令平均執(zhí)行時(shí)間CPI③指令條數(shù)IC三個(gè)因素決定。計(jì)算機(jī)體系結(jié)構(gòu)是指（程序員角度看到的計(jì)算機(jī)結(jié)構(gòu)），計(jì)算機(jī)組成是指（計(jì)算機(jī)各部件的邏輯結(jié)構(gòu)及連接方式）。在設(shè)計(jì)一個(gè)計(jì)算機(jī)系統(tǒng)時(shí)指令集結(jié)構(gòu)的確定屬于以上兩個(gè)方面中的（體系結(jié)構(gòu)）范疇。串行通信根據(jù)其數(shù)據(jù)傳送方向的不同可分為單工雙工半雙工、等三種。CPU內(nèi)部的數(shù)據(jù)通路寬度也即字長(zhǎng)，體現(xiàn)了CPU的一次存取及處理數(shù)據(jù)能力。ARM支持（IRQFRQ）兩種中斷異常。ARM系統(tǒng)中，按照ATPCS的規(guī)定，子程序調(diào)用時(shí)可以利用（R0~R3）等四個(gè)寄存器來傳遞參數(shù)，更多的參數(shù)可利用（堆棧單元）來傳遞。引導(dǎo)程序BootLoader是嵌入式系統(tǒng)加電后執(zhí)行的第一段代碼，其主要作用是（初始化硬件及加載操作系統(tǒng)）。嵌入式系統(tǒng)的測(cè)試可以采用（功能（黑盒）覆蓋（白盒）灰盒）等方法。三、應(yīng)用分析題（共45分）得分得分試說明現(xiàn)代計(jì)算機(jī)系統(tǒng)中存儲(chǔ)器系統(tǒng)是如何分層的有什么好處（8分）（5分）微機(jī)中的存儲(chǔ)器子系統(tǒng)一般分為四級(jí)，即：寄存器組、高速緩存、內(nèi)存和外存。第一級(jí)寄存器組位于微處理器的內(nèi)部，速度最快，但數(shù)目較少；第二級(jí)高速緩存Cache是為了解決CPU與主存之間的速度不匹配問題而設(shè)置的，其性能是速度快、容量小。第三級(jí)內(nèi)部存儲(chǔ)器（即主存）容量大、速度較慢(相對(duì)于Cache)，通常用于存放運(yùn)行的程序和數(shù)據(jù)。第四級(jí)外部存儲(chǔ)器容量巨大，可讀可寫，單位存儲(chǔ)成本最低，且可以脫機(jī)保存信息。（3分）現(xiàn)代微機(jī)把這些不同容量、不同速度的存儲(chǔ)器按一定的體系結(jié)構(gòu)組織起來，形成一個(gè)統(tǒng)一的存儲(chǔ)系統(tǒng)，主要是為了解決存儲(chǔ)容量、存取速度和價(jià)格之間的矛盾。得分得分試比較隨機(jī)邏輯結(jié)構(gòu)的處理器和微碼結(jié)構(gòu)的處理器優(yōu)缺點(diǎn)。（8分）（4分）1.從設(shè)計(jì)開銷角度隨機(jī)邏輯CPU的硬件和指令集必須同步進(jìn)行設(shè)計(jì)和優(yōu)化，因此比較復(fù)雜。微碼CPU的指令集設(shè)計(jì)并不直接影響現(xiàn)有硬件，修改指令集并不需要重新設(shè)計(jì)新的硬件。（4分）2.從性能角度如果采用相同指令集，則隨機(jī)邏輯CPU操作會(huì)更快。如果執(zhí)行相同的計(jì)算任務(wù)，微碼CPU能夠通過使用更少(但更復(fù)雜)的指令達(dá)到更高性能。當(dāng)系統(tǒng)整體性能受限于存儲(chǔ)器的速度時(shí)，微碼CPU對(duì)性能提高的優(yōu)勢(shì)更為明顯。得分有如下ARM匯編程序段：（4分）得分 …… LDR R0，=0xFFFFFFFF LDR R1，=0x1 ADDS R0，R0，R1 ……問：ADDS指令執(zhí)行完后CPSR寄存器中的哪些位受到影響怎樣影響請(qǐng)標(biāo)在下圖中。NZCVIFTM4M3M2M1M00110……得分得分存儲(chǔ)單元地址存儲(chǔ)單元內(nèi)容得分得分存儲(chǔ)單元地址存儲(chǔ)單元內(nèi)容40H5544H4448H334CH22(R13初始值)50HMOV R1,#0x11 MOV R2,#0x22 MOV R3,#0x33 MOV R4,#0x44 MOV R5,#0x55 STMFA R13!,{R2-R5} MOV R2,#0X77 LDMFA R13!,{R2-R5}設(shè)堆棧指針R13初始值為#0x50，則：STM指令執(zhí)行完后堆棧指針R13=（0x40）。請(qǐng)?jiān)趫D中標(biāo)出STM指令執(zhí)行完后堆棧段的數(shù)據(jù)存放情況。LDM指令執(zhí)行完后堆棧指針R13=（0x50），各寄存器的值分別為：（R1）=(0x11)，（R2）=(0x22)，（R3）=(0x33)，（R4）=(0x44)，（R5）=(0x55)三星S3C2440微處理器采用的是什么CPU內(nèi)核當(dāng)由nRESET引腳送來復(fù)位信號(hào)時(shí)，內(nèi)核會(huì)進(jìn)行哪些操作（8分）（2分）三星S3C2440微處理器采用的是ARM920T內(nèi)核（6分）當(dāng)從nRESET引腳送來的復(fù)位信號(hào)變?yōu)榈碗娖胶螅瑑?nèi)核將丟棄當(dāng)前正在執(zhí)行的指令，并從增量字地址處連續(xù)取得新的指令，當(dāng)nRESET引腳再次變?yōu)楦唠娖綍r(shí)，內(nèi)核將會(huì)執(zhí)行如下操作。①?gòu)?fù)制當(dāng)前的PC和CPSR的值，以覆蓋R14_svc和SPSR_svc寄存器；②強(qiáng)制M[4:0]寄存器值變?yōu)?0011(進(jìn)入超級(jí)用戶模式)，并將CPSR中的I和F位置位，將CPSR中的T位清零；③強(qiáng)制PC從地址0x00處取得下一條指令；④恢復(fù)正常ARM工作狀態(tài)運(yùn)行。得分某系統(tǒng)數(shù)據(jù)總線寬度為8，地址總線寬度為20。其系統(tǒng)存儲(chǔ)器擴(kuò)展電路如下圖所示。（8分）得分圖中74LS138的作用是什么？它在什么條件下才工作

圖中地址信號(hào)采用哪種譯碼方式有什么缺點(diǎn)圖中RAM芯片的地址范圍分別是多少？利用ARM匯編語(yǔ)言編寫程序段將RAM最低地址開始的20個(gè)字節(jié)清零。（2分）74LS138用于對(duì)系統(tǒng)高位地址線譯碼以產(chǎn)生存儲(chǔ)芯片的片選信號(hào)；當(dāng)信號(hào)為高電平、/R