存儲器的工作原理課件

存儲器概述半導(dǎo)體存儲器存儲器與CPU的連接存儲器的工作原理本章內(nèi)容1-存儲器概述半導(dǎo)體存儲器存儲器與CPU的連接存儲器的工了解存儲器的工作原理和外部特性掌握微機(jī)中存儲系統(tǒng)的結(jié)構(gòu)學(xué)會利用現(xiàn)有的存儲器芯片構(gòu)成所需內(nèi)存系統(tǒng)。學(xué)習(xí)目的2-了解存儲器的工作原理和外部特性掌握微機(jī)中存儲系統(tǒng)的結(jié)5.1存儲器概述

存儲器是計(jì)算機(jī)系統(tǒng)中具有記憶功能的部件，它是由大量的記憶單元(或稱基本的存儲電路)組成的,用來存放用二進(jìn)制數(shù)表示的程序和數(shù)據(jù)。3-5.1存儲器概述存儲器是計(jì)算機(jī)系統(tǒng)中具有記憶單元是一種能表示二進(jìn)制“0”和“1”的狀態(tài)并具有記憶功能的物理器件，如電容、雙穩(wěn)態(tài)電路等。一個(gè)記憶單元能夠存儲二進(jìn)制的一位。由若干記憶單元組成一個(gè)存儲單元、一個(gè)存儲單元能存儲一個(gè)字，字有4位、8位、16位等稱之為字長，字長為8時(shí)，稱一個(gè)字節(jié)。4-記憶單元是一種能表示二進(jìn)制“0”和“1”的狀態(tài)并具有記憶實(shí)際上存儲系統(tǒng)是快慢搭配，具有層次結(jié)構(gòu)的，如圖5.1所示。速度快容量小速度慢容量大寄存器內(nèi)部Cache外部Cache主存儲器輔助存儲器大容量輔助存儲器圖5.1微機(jī)存儲系統(tǒng)的層次結(jié)構(gòu)CPU5-實(shí)際上存儲系統(tǒng)是快慢搭配，具有層次結(jié)構(gòu)的，如圖5.1所示。速存儲器操作：讀操作，非破壞性。寫操作，破壞性。存儲器的職能：信息交換中心。數(shù)據(jù)倉庫。6-存儲器操作：讀操作，非破壞性。寫操作，破壞性。存儲器一、存儲器分類1.內(nèi)存儲器(內(nèi)存或主存)功能：存儲當(dāng)前運(yùn)行所需的程序和數(shù)據(jù)。

特點(diǎn)：CPU可以直接訪問并與其交換信息，容量小，存取速度快。7-一、存儲器分類1.內(nèi)存儲器(內(nèi)存或主存)功2.外存儲器(外存)功能：存儲當(dāng)前不參加運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)：CPU不能直接訪問，配備專門設(shè)備才能進(jìn)行交換信息，容量大，存取速度慢。8-2.外存儲器(外存)功能：存儲當(dāng)前不參加運(yùn)目前，存儲器使用的存儲介質(zhì)有半導(dǎo)體器件，磁性材料，光盤等。一般把半導(dǎo)體存儲器芯片作為內(nèi)存。由于半導(dǎo)體存儲器具有存取速度快、集成度高、體積小、功耗低、應(yīng)用方便等優(yōu)點(diǎn)，在此我們只討論半導(dǎo)體存儲器。9-目前，存儲器使用的存儲介質(zhì)有半導(dǎo)體器件，磁性材料，光盤等。一半導(dǎo)體存儲器靜態(tài)隨機(jī)SRAM動態(tài)隨機(jī)DRAM一次性編程PROM可擦除EPROM紫外光擦除UREPROM電擦除EEPROM讀寫存儲器RAM只讀存儲器ROM雙極型MOS掩膜ROM可編程ROM圖5.2半導(dǎo)體存儲器分類10-半靜態(tài)隨機(jī)SRAM動態(tài)隨機(jī)DRAM一次性編程可擦除紫外二、半導(dǎo)體存儲器芯片的主要技術(shù)指標(biāo)1.存儲容量（存放二進(jìn)制信息的總位數(shù)）存儲容量=存儲單元個(gè)數(shù)×每個(gè)存儲單元的位數(shù)常用單位：MB、GB、TB其中：1kB=210B1M=210kB=220B1GB=210MB=230B1TB=210GB=240B11-二、半導(dǎo)體存儲器芯片的主要技術(shù)指標(biāo)1.存儲容量（存放二進(jìn)制2.存取時(shí)間存取時(shí)間又稱存儲器訪問時(shí)間。指啟動一次存儲器操作到完成該操作所需的時(shí)間tA。3.存取周期存取周期是連續(xù)啟動兩次獨(dú)立的存儲器操作所需的最小的時(shí)間間隔TC，一般TC≥tA。12-2.存取時(shí)間存取時(shí)間又稱存儲器訪問時(shí)間。指啟動一次存儲器操4.可靠性可靠性指存儲器對電磁場及溫度等變化的抗干擾能力。5.其他指標(biāo)體積、重量、功耗(包括維持功耗和操作功耗)。13-4.可靠性可靠性指存儲器對電磁場及溫度等變化的抗干擾能力。5.2隨機(jī)存取存儲器RAM一、靜態(tài)隨機(jī)存儲器SRAM圖5.6為6個(gè)MOS管組成的雙穩(wěn)態(tài)電路。14-5.2隨機(jī)存取存儲器RAM一、靜態(tài)隨機(jī)存儲器SRAM圖5.圖5.6六管靜態(tài)RAM基本存儲電路Y地址譯碼VccV7I/OV8I/OV3V4V5V2V6AV1BDiDiX地址譯碼圖中V1V2是工作管，V3V4是負(fù)載管，V5V6是控制管，V7V8也是控制管，它們?yōu)橥涣芯€上的存儲單元共用。15-圖5.6六管靜態(tài)RAM基本存儲電路Y地址譯碼VccV7特點(diǎn)：(1)不需要刷新，簡化外圍電路。

(2)內(nèi)部管子較多，功耗大，集成度低。16-特點(diǎn)：(1)不需要刷新，簡化外圍電路。(2)內(nèi)部管子

典型的靜態(tài)RAM芯片

不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相同，只是在不同容量時(shí)其存儲體的矩陣排列結(jié)構(gòu)不同。典型的靜態(tài)RAM芯片如Intel6116（2K×8位），6264（8K×8位），62128（16K×8位）和62256（32K×8位）等。圖5.8為SRAM6264芯片的引腳圖，其容量為8K×8位，即共有8K（213）個(gè)單元，每單元8位。因此，共需地址線13條，即A12~A0；數(shù)據(jù)線8條即I/O8~I/O1、WE、OE、CE1、CE2的共同作用決定了SRAM6264的操作方式，如表5.1所示。

17-典型的靜態(tài)RAM芯片不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相123456789101112131428272625242322212019181716156264NCA4A5A6

A7A8

A9A10A11A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4

表5.1

6264的操作方式I/O1~I/O8IN寫

0100IN寫

1100OUT讀

0101高阻輸出禁止1101高阻未選中×0××高阻未選中××1×I/O1~I/O8方式

WE

CE1CE2OE

圖5.8SRAM6264引腳圖18-1286264NCI/O1GNDVCCWE表5.DRAM的基本存儲電路(存儲單元)有單管和四管等結(jié)構(gòu)，這里僅介紹單管存儲單元的結(jié)構(gòu)及存儲原理。二、動態(tài)隨機(jī)存儲器DRAM19-DRAM的基本存儲電路(存儲單元)有單管和四管等結(jié)構(gòu)，這里僅刷新放大器數(shù)據(jù)I/O線T1CS行選擇信號圖5.9單管DRAM基本存儲元電路T2列選擇

信號圖5.9為單管動態(tài)RAM的基本存儲電路，由MOS晶體管和一個(gè)電容CS組成。

20-刷新放大器數(shù)據(jù)I/O線T1CS行選擇信號圖5.9單管DRA特點(diǎn)：(1)每次讀出后，內(nèi)容被破壞，要采取恢復(fù)措施，即需要刷新，外圍電路復(fù)雜。(2)集成度高，功耗低。21-特點(diǎn)：(1)每次讀出后，內(nèi)容被破壞，要采取恢復(fù)措施，即需要

典型的動態(tài)RAM芯片一種典型的DRAM如Intel2164。2164是64K×1位的DRAM芯片，片內(nèi)含有64K個(gè)存儲單元，所以，需要16位地址線尋址。為了減少地址線引腳數(shù)目，采用行和列兩部分地址線各8條，內(nèi)部設(shè)有行、列地址鎖存器。利用外接多路開關(guān)，先由行選通信號RAS選通8位行地址并鎖存。隨后由列選通信號CAS選通8位列地址并鎖存，16位地址可選中64K存儲單元中的任何一個(gè)單元。22-典型的動態(tài)RAM芯片一種典型的DRAM如圖5.10(a)Intel2164DRAM芯片引腳圖GNDDin

A7

A5

A4

A3

A6

Dout

VCCA0

A1

A2

NC2164116

89WERASCASA0~A7：地址輸入CAS：列地址選通RAS：行地址選通WE：寫允許Din：數(shù)據(jù)輸入Dout：數(shù)據(jù)輸出Vcc：電源GND：地23-圖5.10(a)Intel2164DRAM芯片引腳圖5.10(b)Intel2164DRAM內(nèi)部結(jié)構(gòu)框圖DoutWEDin

CASRASA7

…A1

A0

8位地址鎖存器128×128矩陣128個(gè)讀出放大器1/2列譯碼128個(gè)讀出放大器128×128矩陣128×128矩陣128個(gè)讀出放大器1/2列譯碼128個(gè)讀出放大器128×128矩陣4選1I/O門控輸出緩沖器行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí)鐘緩沖器數(shù)據(jù)輸入緩沖器24-圖5.10(b)Intel2164DRAM內(nèi)部結(jié)構(gòu)包含：(1)存儲體外圍電路a.地址譯碼器b.讀/寫控制及I/O電路c.片選控制CSRAM的組成25-包含：(1)存儲體RAM的組成25-4.3只讀存儲器(ROM)ROM主要由地址譯碼器、存儲矩陣、控制邏輯和輸出電路四部分組成（如圖5.11所示），與RAM不同之處是ROM在使用時(shí)只能讀出，不能隨機(jī)寫入。

26-4.3只讀存儲器(ROM)ROM主要由地址輸出電路Y譯碼存儲矩陣X譯碼控制邏輯地址碼···D7D0它包含有 (1)地址譯碼器 (2)存儲矩陣 (3)控制邏輯(4)輸出電路圖4.11ROM組成框圖27-輸出電路Y譯碼存儲矩陣X控地··一、掩膜ROM特點(diǎn)：(1)器件制造廠在制造時(shí)編制程序,用戶不能修改。(2)用于產(chǎn)品批量生產(chǎn)。(3)可由二極管和三極管電路組成。28-一、掩膜ROM特點(diǎn)：(1)器件制造廠在制造時(shí)編制程序,用

從二極管ROM和MOSROM的介紹可知，這種存儲矩陣的內(nèi)容完全取決于芯片制造過程，而一旦制造好以后，用戶是無法變更的。

29-從二極管ROM和MOSROM的介紹可知，這種存儲矩3.雙極型ROM電路雙極型ROM的速度比MOSROM快，它的取數(shù)時(shí)間約為幾十ns，可用于速度要求較高的微機(jī)系統(tǒng)中。容量為256×4位。

30-3.雙極型ROM電路雙極型ROM的速度比MOSRO二、可編程ROM(PROM)

可編程ROM（PROM）是一種允許用戶編程一次的ROM，其存儲單元通常用二極管或三極管實(shí)現(xiàn)。圖5.16所示存儲單元的雙極型三極管的發(fā)射極串接了一個(gè)可熔金屬絲，出廠時(shí)，所有存儲單元的熔絲都是完好的。編程時(shí)，通過字線選中某個(gè)晶體管。若準(zhǔn)備寫入1，則向位線送高電平，此時(shí)管子截止，熔絲將被保留；若準(zhǔn)備寫入0，則向位線送低電平，此時(shí)管子導(dǎo)通，控制電流使熔絲燒斷，不可能再恢復(fù)，故只能進(jìn)行一次編程。31-二、可編程ROM(PROM)可編程ROM（PROM）是圖5.16熔絲式PROM的基本存儲結(jié)構(gòu)32-圖5.16熔絲式PROM的基本存儲結(jié)構(gòu)32-特點(diǎn)：(1)出廠時(shí)里面沒有信息。(2)用戶根據(jù)自己需要對其進(jìn)行設(shè)置(編程)。(3)只能使用一次，一旦進(jìn)行了編程不能擦除片內(nèi)信息。33-特點(diǎn)：(1)出廠時(shí)里面沒有信息。33-三、可擦除、可編程ROM（EPROM）在實(shí)際工作中，一個(gè)新設(shè)計(jì)的程序往往需要經(jīng)歷調(diào)試、修改過程，如果將這個(gè)程序?qū)懺赗OM和PROM中，就很不方便了。EPROM是一種可以多次進(jìn)行擦除和重寫的ROM。

34-三、可擦除、可編程ROM（EPROM）在實(shí)際工作中，一個(gè)特點(diǎn)：(1)可以多次修改擦除。(2)EPROM通過紫外線光源擦除(編程后，窗口應(yīng)貼上不透光膠紙)。(3)E2PROM電可擦除。35-特點(diǎn)：(1)可以多次修改擦除。35-

典型的EPROM芯片常用的典型EPROM芯片有：2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）等。

36-典型的EPROM芯片常用的典型EPROM芯片有Intel-2764芯片是一塊8K×8bit的EPROM芯片，如圖所示：允許輸出和片選邏輯CEA0~A12

Y譯碼X譯碼輸出緩沖Y門8K8位

存儲矩陣…OE數(shù)據(jù)輸出...······2764結(jié)構(gòu)框圖37-Intel-2764芯片是一塊8K×8bit的EPROM芯片VCCPGMNC

A8A9A11OEA10CE

D7D6D5D4D3

123456789101112131428272625242322212019181716152764VPPA12A7A6

A5A4

A3A2A1A0D0D1D2GND封裝及引腳2764封裝圖A0～A12地址輸入，213=8192=8KD0～D7雙向數(shù)據(jù)線VPP編程電壓輸入端OE輸出允許信號CE片選信號PGM編程脈沖輸入端，讀數(shù)據(jù)

時(shí)，PGM=138-VCCPGM1282764VPPD0GND封裝及引操作方式讀輸出禁止備用(功率下降)編程禁止編程Intel編程校驗(yàn)Intel標(biāo)識符CEOEPGMA9VppVcc輸出LLHHLLLLLHXXHHLLHHXXLLHHXXXXXXXHVccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻DINDINDOUT

編碼2764操作方式39-操作方式讀輸出禁止備用(功率下降)編程禁止編程Intel編2764中第26腳為NC，若改為A13，則為27128芯片封裝圖，27128是一塊16K×8bit的EPROM芯片，其操作與2764相同。注意:40-2764中第26腳為NC，若改為A13，則為27128芯片封四、電可擦除可編程ROM（EEPROM）

E2PROM是一種在線（即不用拔下來）可編程只讀存儲器，它能像RAM那樣隨機(jī)地進(jìn)行改寫，又能像ROM那樣在掉電的情況下所保存的信息不丟失，即E2PROM兼有RAM和ROM的雙重功能特點(diǎn)。E2PROM的另一個(gè)優(yōu)點(diǎn)是擦除可以按字節(jié)分別進(jìn)行（不像EPROM擦除時(shí)把整個(gè)片子的內(nèi)容全變?yōu)椤?”）。41-四、電可擦除可編程ROM（EEPROM）E2PR五、Flash存儲器閃速存儲器（FlashMemory）是一種新型的半導(dǎo)體存儲器，由于它具有可靠的非易失性、電擦除性以及低成本，對于需要實(shí)施代碼或數(shù)據(jù)更新的嵌入式應(yīng)用是一種理想的存儲器，而且它在固有性能和成本方面有較明顯的優(yōu)勢。

42-五、Flash存儲器閃速存儲器（FlashMemo※閃速存儲器可實(shí)現(xiàn)大規(guī)模電擦除。

※閃速存儲器的擦除功能可迅速清除整個(gè)器件中所有內(nèi)容?！W速存儲器可以被擦除和重新編程幾十萬次而不會失效。

43-※閃速存儲器可實(shí)現(xiàn)大規(guī)模電擦除?！W速存儲器的擦除特點(diǎn)：固有的非易失性

它不同于靜態(tài)RAM，不需要備用電池來確保數(shù)據(jù)存留，也不需要磁盤作為動態(tài)RAM的后備存儲器。

(2)經(jīng)濟(jì)的高密度

Intel的1M位閃速存儲器的成本按每位計(jì)要比靜態(tài)RAM低一半以上。閃速存儲器的成本僅比容量相同的動態(tài)RAM稍高，但卻節(jié)省了輔助存儲器（磁盤）的額外費(fèi)用和空間。

44-特點(diǎn)：固有的非易失性

它不同于靜態(tài)RAM，不需特點(diǎn)：(3)可直接執(zhí)行

由于省去了從磁盤到RAM的加載步驟，查詢或等待時(shí)間僅決定于閃速存儲器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動。

(4)固態(tài)性能

閃速存儲器是一種低功耗、高密度且沒有移動部分的半導(dǎo)體技術(shù)。便攜式計(jì)算機(jī)不再需要消耗電池以維持磁盤驅(qū)動器運(yùn)行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔(dān)心工作條件變壞時(shí)磁盤會發(fā)生故障。

45-特點(diǎn)：(3)可直接執(zhí)行

由于省去了從磁盤到5.4存儲器與CPU的接口技術(shù)數(shù)據(jù)總線控制總線CPU地址總線存儲器圖5.19CPU與存儲器連接示意圖一、存儲器與CPU的連接46-5.4存儲器與CPU的接口技術(shù)數(shù)據(jù)總線控制總線CPU地址(一)存儲器與CPU連接時(shí)應(yīng)注意問題1.CPU總線的負(fù)載能力。(1)直流負(fù)載能力(2)電容負(fù)載能力100PF由于存儲器芯片是MOS器件，直流負(fù)載很小，它的輸入電容為5－10PF。所以a.小系統(tǒng)中，CPU與存儲器可直連，b.大系統(tǒng)常加驅(qū)動器,在8086系統(tǒng)中,常用8226、

8227總線收發(fā)器實(shí)現(xiàn)驅(qū)動。47-(一)存儲器與CPU連接時(shí)應(yīng)注意問題1.CPU總線的負(fù)載2.

CPU的時(shí)序和存儲器芯片存取速度的配合選擇存儲器芯片要盡可能滿足CPU取指令和讀寫存儲器的時(shí)序要求。一般選高速存儲器，避免需要在CPU有關(guān)時(shí)序中插入TW，降低CPU速度，增加WAIT信號產(chǎn)生電路。48-2.CPU的時(shí)序和存儲器芯片存取速度的配合選擇存儲器芯片要3.存儲器的地址分配和選片問題。(1)確定整機(jī)存儲容量。(2)整機(jī)存儲容量在整個(gè)存儲空間的位置。(3)選用存儲器芯片的類型和數(shù)量。(4)劃分RAM、ROM區(qū)，地址分配，畫出地址分配圖。49-3.存儲器的地址分配和選片問題。(1)確定整機(jī)存儲容量一般指存儲器的WE、OE、CS等與CPU的RD、WR等相連，不同的存儲器和CPU連接時(shí)其使用的控制信號也不完全相同。4.控制信號的連接50-一般指存儲器的WE、OE、CS等與CPU的RD、WR等相連，(二)片選信號的產(chǎn)生單片的存儲器芯片的容量是有限的，整機(jī)的存儲器由若干芯片組成，應(yīng)考慮到：1.地址的分配。2.存儲器芯片的選擇(片選)CPU對存儲器操作時(shí)，先進(jìn)行片選，再從選中芯片中根據(jù)地址譯碼選擇存儲單元進(jìn)行數(shù)據(jù)的存取。51-(二)片選信號的產(chǎn)生單片的存儲器芯片的容量是有限的，整機(jī)存儲器空間的劃分和地址編碼是靠地址線來實(shí)現(xiàn)的。對于多片存儲器芯片構(gòu)成的存儲器其地址編碼的原則是：

一般情況下，CPU能提供的地址線根數(shù)大于存儲器芯片地址線根數(shù)，對于多片6264與8086相連的存儲器，A0～A12作為片內(nèi)選址，A13～A19作為選擇不同的6264。1.低位片內(nèi)選址2.高位選擇芯片(片選)52-存儲器空間的劃分和地址編碼是靠地址線來實(shí)現(xiàn)的。對于多片存儲器1.線選法：CPU中用于“選片”的高位地址線(即存儲器芯片未用完地址線)若一根連接一組芯片的片選端，該根線經(jīng)反相后，連接另一組芯片的片選端，這樣一條線可選中兩組芯片，這種方法稱之為線選法。片選信號產(chǎn)生的方法53-1.線選法：CPU中用于“選片”的高位地址線(即存儲器芯

另一種常用的線選法是用高位地址的每一根線去分別控制各組芯片的片選端，如下圖所示：

54-另一種常用的線選法是用高位地址的每一根線去分芯片A19~A15A14A13A12~A0一個(gè)可用的地址范圍甲×××××10全0~全104000H~05FFFH乙×××××01全0~全102000H~03FFFHA12~A0

2764（甲）2764（乙）A14

A13

CECE圖5.20為線選法的例子，令A(yù)13和A14分別接芯片甲和乙的片選端?？赡艿倪x擇只有10（選中芯片甲）和01（選中芯片乙）。

圖5.20線選法A19~A15因未參與對2個(gè)2764的片選控制，故其值可以是0或1（用x表示任?。?，這里，假定取為全0，則得到了兩片2764的地址范圍如圖中所示，顯然2片2764的重疊區(qū)各有25=32個(gè)。

55-芯片A19~A15A14A13A12全譯碼法中，對剩余的全部高位地址線進(jìn)行譯碼稱為全譯碼法。a.譯碼電路復(fù)雜。b.每組的地址區(qū)間是確定的、唯一的。特點(diǎn)：2.全譯碼法：56-全譯碼法中，對剩余的全部高位地址線進(jìn)行譯碼稱為全譯碼法。a

圖5.21為全譯碼的2個(gè)例子。前一例采用門電路譯碼，后例采用3~8譯碼器譯碼。3~8譯碼器有3個(gè)控制端：G1，G2A，G2B，只有當(dāng)G1=1，G2A=0，G2B=0，同時(shí)滿足時(shí)，譯碼輸出才有效。究竟輸出(Y0~Y7)中是哪個(gè)有效，則由選擇輸入C、B及A三端狀態(tài)決定。CBA=000時(shí)，Y0有效，CBA=001時(shí)，Y1有效，依此類推。單片2764（8K×8位，EPROM）在高位地址A19~A13=0000110時(shí)被選中。圖5.21全譯碼法G2A

G1

G2BY6

74LS138A1657-圖5.21為全譯碼的2個(gè)例子。前一例采用門電路譯碼，a.譯碼電路較復(fù)雜。b.每組的地址區(qū)間不唯一，有地址重疊。在譯碼法中，只對剩余的高位地址線的某幾根進(jìn)行譯碼，稱為部分譯碼法。關(guān)于部分譯碼法例題見后面內(nèi)容。特點(diǎn)：3.部分譯碼法(局部譯碼法)：58-a.譯碼電路較復(fù)雜。在譯碼法中，只對剩余的高位地址線的圖5.22所示的電路，采用部分譯碼對4個(gè)2732芯片（4K×8位，EPROM）進(jìn)行尋址。譯碼時(shí)，未使用高位地址線A19、A18和A15。所以，每個(gè)芯片將同時(shí)具有23=8個(gè)可用且不同的地址范圍（即重疊區(qū)）。

芯片A19~A15A14~A12A11~A0一個(gè)可用地址范圍

1××00×000全0~全100000~00FFFH2××00×001全0~全101000~01FFFH3××00×010全0~全102000~02FFFH4××00×011全0~全103000~03FFFH圖5.22部分譯碼2732(1)2732(4)2732(2)2732(3)CECECECEY0Y1Y2Y3G1G2AG2BCBAM/IOA16A17A14A13A12A11~A059-圖5.22所示的電路，采用部分譯碼對4個(gè)2731.

8086存儲器組織存儲器中，任何兩相鄰的字節(jié)被定義為一個(gè)字，構(gòu)成字的兩個(gè)字節(jié)都有各自的字節(jié)地址。(1)字的地址：字的高字節(jié)放高地址，低字節(jié)放低地址，低字節(jié)的地址作為字的地址

(2)字的存放方式：a.非規(guī)則存放:若一個(gè)字從奇數(shù)地址開始存放

b.規(guī)則存放:若一個(gè)字從偶數(shù)地址開始存放

(3)字的存放原則：規(guī)則存放

二、簡單的8086存儲器子系統(tǒng)的設(shè)計(jì)60-1.8086存儲器組織存儲器中，任何兩相鄰的字節(jié)被定義為一圖5.23字的規(guī)則存放和非規(guī)則存放字的規(guī)則存放字的非規(guī)則存放存儲器地址

00200H00201H00202H00203H00204H00205H00206H······34H12H字節(jié)變量78H56H字節(jié)變量61-圖5.23字的規(guī)則存放和非規(guī)則存放字的規(guī)則存放字的非規(guī)則存為了實(shí)現(xiàn)規(guī)則存放，將8086的1MB存儲空間分成兩個(gè)512KB的存儲體，具體為：

(1)偶數(shù)存儲體與8086的D0～D7相連。(2)奇數(shù)存儲體與8086中D8～D15相連。(3)

A1～A19用來同時(shí)訪問兩個(gè)存儲體的字節(jié)單元。(4)

A0和BHE(高8位數(shù)據(jù)總線允許)信號用來選擇存儲體。62-為了實(shí)現(xiàn)規(guī)則存放，將8086的1MB存儲空間分成兩個(gè)512K5.5、存儲器的擴(kuò)展技術(shù)（見5.2.3）1.位擴(kuò)展2.字?jǐn)U展3.字位擴(kuò)展

63-5.5、存儲器的擴(kuò)展技術(shù)（見5.2.3）1.位擴(kuò)展63-存儲器概述半導(dǎo)體存儲器存儲器與CPU的連接存儲器的工作原理本章內(nèi)容64-存儲器概述半導(dǎo)體存儲器存儲器與CPU的連接存儲器的工了解存儲器的工作原理和外部特性掌握微機(jī)中存儲系統(tǒng)的結(jié)構(gòu)學(xué)會利用現(xiàn)有的存儲器芯片構(gòu)成所需內(nèi)存系統(tǒng)。學(xué)習(xí)目的65-了解存儲器的工作原理和外部特性掌握微機(jī)中存儲系統(tǒng)的結(jié)5.1存儲器概述

存儲器是計(jì)算機(jī)系統(tǒng)中具有記憶功能的部件，它是由大量的記憶單元(或稱基本的存儲電路)組成的,用來存放用二進(jìn)制數(shù)表示的程序和數(shù)據(jù)。66-5.1存儲器概述存儲器是計(jì)算機(jī)系統(tǒng)中具有記憶單元是一種能表示二進(jìn)制“0”和“1”的狀態(tài)并具有記憶功能的物理器件，如電容、雙穩(wěn)態(tài)電路等。一個(gè)記憶單元能夠存儲二進(jìn)制的一位。由若干記憶單元組成一個(gè)存儲單元、一個(gè)存儲單元能存儲一個(gè)字，字有4位、8位、16位等稱之為字長，字長為8時(shí)，稱一個(gè)字節(jié)。67-記憶單元是一種能表示二進(jìn)制“0”和“1”的狀態(tài)并具有記憶實(shí)際上存儲系統(tǒng)是快慢搭配，具有層次結(jié)構(gòu)的，如圖5.1所示。速度快容量小速度慢容量大寄存器內(nèi)部Cache外部Cache主存儲器輔助存儲器大容量輔助存儲器圖5.1微機(jī)存儲系統(tǒng)的層次結(jié)構(gòu)CPU68-實(shí)際上存儲系統(tǒng)是快慢搭配，具有層次結(jié)構(gòu)的，如圖5.1所示。速存儲器操作：讀操作，非破壞性。寫操作，破壞性。存儲器的職能：信息交換中心。數(shù)據(jù)倉庫。69-存儲器操作：讀操作，非破壞性。寫操作，破壞性。存儲器一、存儲器分類1.內(nèi)存儲器(內(nèi)存或主存)功能：存儲當(dāng)前運(yùn)行所需的程序和數(shù)據(jù)。

特點(diǎn)：CPU可以直接訪問并與其交換信息，容量小，存取速度快。70-一、存儲器分類1.內(nèi)存儲器(內(nèi)存或主存)功2.外存儲器(外存)功能：存儲當(dāng)前不參加運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)：CPU不能直接訪問，配備專門設(shè)備才能進(jìn)行交換信息，容量大，存取速度慢。71-2.外存儲器(外存)功能：存儲當(dāng)前不參加運(yùn)目前，存儲器使用的存儲介質(zhì)有半導(dǎo)體器件，磁性材料，光盤等。一般把半導(dǎo)體存儲器芯片作為內(nèi)存。由于半導(dǎo)體存儲器具有存取速度快、集成度高、體積小、功耗低、應(yīng)用方便等優(yōu)點(diǎn)，在此我們只討論半導(dǎo)體存儲器。72-目前，存儲器使用的存儲介質(zhì)有半導(dǎo)體器件，磁性材料，光盤等。一半導(dǎo)體存儲器靜態(tài)隨機(jī)SRAM動態(tài)隨機(jī)DRAM一次性編程PROM可擦除EPROM紫外光擦除UREPROM電擦除EEPROM讀寫存儲器RAM只讀存儲器ROM雙極型MOS掩膜ROM可編程ROM圖5.2半導(dǎo)體存儲器分類73-半靜態(tài)隨機(jī)SRAM動態(tài)隨機(jī)DRAM一次性編程可擦除紫外二、半導(dǎo)體存儲器芯片的主要技術(shù)指標(biāo)1.存儲容量（存放二進(jìn)制信息的總位數(shù)）存儲容量=存儲單元個(gè)數(shù)×每個(gè)存儲單元的位數(shù)常用單位：MB、GB、TB其中：1kB=210B1M=210kB=220B1GB=210MB=230B1TB=210GB=240B74-二、半導(dǎo)體存儲器芯片的主要技術(shù)指標(biāo)1.存儲容量（存放二進(jìn)制2.存取時(shí)間存取時(shí)間又稱存儲器訪問時(shí)間。指啟動一次存儲器操作到完成該操作所需的時(shí)間tA。3.存取周期存取周期是連續(xù)啟動兩次獨(dú)立的存儲器操作所需的最小的時(shí)間間隔TC，一般TC≥tA。75-2.存取時(shí)間存取時(shí)間又稱存儲器訪問時(shí)間。指啟動一次存儲器操4.可靠性可靠性指存儲器對電磁場及溫度等變化的抗干擾能力。5.其他指標(biāo)體積、重量、功耗(包括維持功耗和操作功耗)。76-4.可靠性可靠性指存儲器對電磁場及溫度等變化的抗干擾能力。5.2隨機(jī)存取存儲器RAM一、靜態(tài)隨機(jī)存儲器SRAM圖5.6為6個(gè)MOS管組成的雙穩(wěn)態(tài)電路。77-5.2隨機(jī)存取存儲器RAM一、靜態(tài)隨機(jī)存儲器SRAM圖5.圖5.6六管靜態(tài)RAM基本存儲電路Y地址譯碼VccV7I/OV8I/OV3V4V5V2V6AV1BDiDiX地址譯碼圖中V1V2是工作管，V3V4是負(fù)載管，V5V6是控制管，V7V8也是控制管，它們?yōu)橥涣芯€上的存儲單元共用。78-圖5.6六管靜態(tài)RAM基本存儲電路Y地址譯碼VccV7特點(diǎn)：(1)不需要刷新，簡化外圍電路。

(2)內(nèi)部管子較多，功耗大，集成度低。79-特點(diǎn)：(1)不需要刷新，簡化外圍電路。(2)內(nèi)部管子

典型的靜態(tài)RAM芯片

不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相同，只是在不同容量時(shí)其存儲體的矩陣排列結(jié)構(gòu)不同。典型的靜態(tài)RAM芯片如Intel6116（2K×8位），6264（8K×8位），62128（16K×8位）和62256（32K×8位）等。圖5.8為SRAM6264芯片的引腳圖，其容量為8K×8位，即共有8K（213）個(gè)單元，每單元8位。因此，共需地址線13條，即A12~A0；數(shù)據(jù)線8條即I/O8~I/O1、WE、OE、CE1、CE2的共同作用決定了SRAM6264的操作方式，如表5.1所示。

80-典型的靜態(tài)RAM芯片不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相123456789101112131428272625242322212019181716156264NCA4A5A6

A7A8

A9A10A11A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4

表5.1

6264的操作方式I/O1~I/O8IN寫

0100IN寫

1100OUT讀

0101高阻輸出禁止1101高阻未選中×0××高阻未選中××1×I/O1~I/O8方式

WE

CE1CE2OE

圖5.8SRAM6264引腳圖81-1286264NCI/O1GNDVCCWE表5.DRAM的基本存儲電路(存儲單元)有單管和四管等結(jié)構(gòu)，這里僅介紹單管存儲單元的結(jié)構(gòu)及存儲原理。二、動態(tài)隨機(jī)存儲器DRAM82-DRAM的基本存儲電路(存儲單元)有單管和四管等結(jié)構(gòu)，這里僅刷新放大器數(shù)據(jù)I/O線T1CS行選擇信號圖5.9單管DRAM基本存儲元電路T2列選擇

信號圖5.9為單管動態(tài)RAM的基本存儲電路，由MOS晶體管和一個(gè)電容CS組成。

83-刷新放大器數(shù)據(jù)I/O線T1CS行選擇信號圖5.9單管DRA特點(diǎn)：(1)每次讀出后，內(nèi)容被破壞，要采取恢復(fù)措施，即需要刷新，外圍電路復(fù)雜。(2)集成度高，功耗低。84-特點(diǎn)：(1)每次讀出后，內(nèi)容被破壞，要采取恢復(fù)措施，即需要

典型的動態(tài)RAM芯片一種典型的DRAM如Intel2164。2164是64K×1位的DRAM芯片，片內(nèi)含有64K個(gè)存儲單元，所以，需要16位地址線尋址。為了減少地址線引腳數(shù)目，采用行和列兩部分地址線各8條，內(nèi)部設(shè)有行、列地址鎖存器。利用外接多路開關(guān)，先由行選通信號RAS選通8位行地址并鎖存。隨后由列選通信號CAS選通8位列地址并鎖存，16位地址可選中64K存儲單元中的任何一個(gè)單元。85-典型的動態(tài)RAM芯片一種典型的DRAM如圖5.10(a)Intel2164DRAM芯片引腳圖GNDDin

A7

A5

A4

A3

A6

Dout

VCCA0

A1

A2

NC2164116

89WERASCASA0~A7：地址輸入CAS：列地址選通RAS：行地址選通WE：寫允許Din：數(shù)據(jù)輸入Dout：數(shù)據(jù)輸出Vcc：電源GND：地86-圖5.10(a)Intel2164DRAM芯片引腳圖5.10(b)Intel2164DRAM內(nèi)部結(jié)構(gòu)框圖DoutWEDin

CASRASA7

…A1

A0

8位地址鎖存器128×128矩陣128個(gè)讀出放大器1/2列譯碼128個(gè)讀出放大器128×128矩陣128×128矩陣128個(gè)讀出放大器1/2列譯碼128個(gè)讀出放大器128×128矩陣4選1I/O門控輸出緩沖器行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí)鐘緩沖器數(shù)據(jù)輸入緩沖器87-圖5.10(b)Intel2164DRAM內(nèi)部結(jié)構(gòu)包含：(1)存儲體外圍電路a.地址譯碼器b.讀/寫控制及I/O電路c.片選控制CSRAM的組成88-包含：(1)存儲體RAM的組成25-4.3只讀存儲器(ROM)ROM主要由地址譯碼器、存儲矩陣、控制邏輯和輸出電路四部分組成（如圖5.11所示），與RAM不同之處是ROM在使用時(shí)只能讀出，不能隨機(jī)寫入。

89-4.3只讀存儲器(ROM)ROM主要由地址輸出電路Y譯碼存儲矩陣X譯碼控制邏輯地址碼···D7D0它包含有 (1)地址譯碼器 (2)存儲矩陣 (3)控制邏輯(4)輸出電路圖4.11ROM組成框圖90-輸出電路Y譯碼存儲矩陣X控地··一、掩膜ROM特點(diǎn)：(1)器件制造廠在制造時(shí)編制程序,用戶不能修改。(2)用于產(chǎn)品批量生產(chǎn)。(3)可由二極管和三極管電路組成。91-一、掩膜ROM特點(diǎn)：(1)器件制造廠在制造時(shí)編制程序,用

從二極管ROM和MOSROM的介紹可知，這種存儲矩陣的內(nèi)容完全取決于芯片制造過程，而一旦制造好以后，用戶是無法變更的。

92-從二極管ROM和MOSROM的介紹可知，這種存儲矩3.雙極型ROM電路雙極型ROM的速度比MOSROM快，它的取數(shù)時(shí)間約為幾十ns，可用于速度要求較高的微機(jī)系統(tǒng)中。容量為256×4位。

93-3.雙極型ROM電路雙極型ROM的速度比MOSRO二、可編程ROM(PROM)

可編程ROM（PROM）是一種允許用戶編程一次的ROM，其存儲單元通常用二極管或三極管實(shí)現(xiàn)。圖5.16所示存儲單元的雙極型三極管的發(fā)射極串接了一個(gè)可熔金屬絲，出廠時(shí)，所有存儲單元的熔絲都是完好的。編程時(shí)，通過字線選中某個(gè)晶體管。若準(zhǔn)備寫入1，則向位線送高電平，此時(shí)管子截止，熔絲將被保留；若準(zhǔn)備寫入0，則向位線送低電平，此時(shí)管子導(dǎo)通，控制電流使熔絲燒斷，不可能再恢復(fù)，故只能進(jìn)行一次編程。94-二、可編程ROM(PROM)可編程ROM（PROM）是圖5.16熔絲式PROM的基本存儲結(jié)構(gòu)95-圖5.16熔絲式PROM的基本存儲結(jié)構(gòu)32-特點(diǎn)：(1)出廠時(shí)里面沒有信息。(2)用戶根據(jù)自己需要對其進(jìn)行設(shè)置(編程)。(3)只能使用一次，一旦進(jìn)行了編程不能擦除片內(nèi)信息。96-特點(diǎn)：(1)出廠時(shí)里面沒有信息。33-三、可擦除、可編程ROM（EPROM）在實(shí)際工作中，一個(gè)新設(shè)計(jì)的程序往往需要經(jīng)歷調(diào)試、修改過程，如果將這個(gè)程序?qū)懺赗OM和PROM中，就很不方便了。EPROM是一種可以多次進(jìn)行擦除和重寫的ROM。

97-三、可擦除、可編程ROM（EPROM）在實(shí)際工作中，一個(gè)特點(diǎn)：(1)可以多次修改擦除。(2)EPROM通過紫外線光源擦除(編程后，窗口應(yīng)貼上不透光膠紙)。(3)E2PROM電可擦除。98-特點(diǎn)：(1)可以多次修改擦除。35-

典型的EPROM芯片常用的典型EPROM芯片有：2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）等。

99-典型的EPROM芯片常用的典型EPROM芯片有Intel-2764芯片是一塊8K×8bit的EPROM芯片，如圖所示：允許輸出和片選邏輯CEA0~A12

Y譯碼X譯碼輸出緩沖Y門8K8位

存儲矩陣…OE數(shù)據(jù)輸出...······2764結(jié)構(gòu)框圖100-Intel-2764芯片是一塊8K×8bit的EPROM芯片VCCPGMNC

A8A9A11OEA10CE

D7D6D5D4D3

123456789101112131428272625242322212019181716152764VPPA12A7A6

A5A4

A3A2A1A0D0D1D2GND封裝及引腳2764封裝圖A0～A12地址輸入，213=8192=8KD0～D7雙向數(shù)據(jù)線VPP編程電壓輸入端OE輸出允許信號CE片選信號PGM編程脈沖輸入端，讀數(shù)據(jù)

時(shí)，PGM=1101-VCCPGM1282764VPPD0GND封裝及引操作方式讀輸出禁止備用(功率下降)編程禁止編程Intel編程校驗(yàn)Intel標(biāo)識符CEOEPGMA9VppVcc輸出LLHHLLLLLHXXHHLLHHXXLLHHXXXXXXXHVccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻DINDINDOUT

編碼2764操作方式102-操作方式讀輸出禁止備用(功率下降)編程禁止編程Intel編2764中第26腳為NC，若改為A13，則為27128芯片封裝圖，27128是一塊16K×8bit的EPROM芯片，其操作與2764相同。注意:103-2764中第26腳為NC，若改為A13，則為27128芯片封四、電可擦除可編程ROM（EEPROM）

E2PROM是一種在線（即不用拔下來）可編程只讀存儲器，它能像RAM那樣隨機(jī)地進(jìn)行改寫，又能像ROM那樣在掉電的情況下所保存的信息不丟失，即E2PROM兼有RAM和ROM的雙重功能特點(diǎn)。E2PROM的另一個(gè)優(yōu)點(diǎn)是擦除可以按字節(jié)分別進(jìn)行（不像EPROM擦除時(shí)把整個(gè)片子的內(nèi)容全變?yōu)椤?”）。104-四、電可擦除可編程ROM（EEPROM）E2PR五、Flash存儲器閃速存儲器（FlashMemory）是一種新型的半導(dǎo)體存儲器，由于它具有可靠的非易失性、電擦除性以及低成本，對于需要實(shí)施代碼或數(shù)據(jù)更新的嵌入式應(yīng)用是一種理想的存儲器，而且它在固有性能和成本方面有較明顯的優(yōu)勢。

105-五、Flash存儲器閃速存儲器（FlashMemo※閃速存儲器可實(shí)現(xiàn)大規(guī)模電擦除。

※閃速存儲器的擦除功能可迅速清除整個(gè)器件中所有內(nèi)容?！W速存儲器可以被擦除和重新編程幾十萬次而不會失效。

106-※閃速存儲器可實(shí)現(xiàn)大規(guī)模電擦除。※閃速存儲器的擦除特點(diǎn)：固有的非易失性

它不同于靜態(tài)RAM，不需要備用電池來確保數(shù)據(jù)存留，也不需要磁盤作為動態(tài)RAM的后備存儲器。

(2)經(jīng)濟(jì)的高密度

Intel的1M位閃速存儲器的成本按每位計(jì)要比靜態(tài)RAM低一半以上。閃速存儲器的成本僅比容量相同的動態(tài)RAM稍高，但卻節(jié)省了輔助存儲器（磁盤）的額外費(fèi)用和空間。

107-特點(diǎn)：固有的非易失性

它不同于靜態(tài)RAM，不需特點(diǎn)：(3)可直接執(zhí)行

由于省去了從磁盤到RAM的加載步驟，查詢或等待時(shí)間僅決定于閃速存儲器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動。

(4)固態(tài)性能

閃速存儲器是一種低功耗、高密度且沒有移動部分的半導(dǎo)體技術(shù)。便攜式計(jì)算機(jī)不再需要消耗電池以維持磁盤驅(qū)動器運(yùn)行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔(dān)心工作條件變壞時(shí)磁盤會發(fā)生故障。

108-特點(diǎn)：(3)可直接執(zhí)行

由于省去了從磁盤到5.4存儲器與CPU的接口技術(shù)數(shù)據(jù)總線控制總線CPU地址總線存儲器圖5.19CPU與存儲器連接示意圖一、存儲器與CPU的連接109-5.4存儲器與CPU的接口技術(shù)數(shù)據(jù)總線控制總線CPU地址(一)存儲器與CPU連接時(shí)應(yīng)注意問題1.CPU總線的負(fù)載能力。(1)直流負(fù)載能力(2)電容負(fù)載能力100PF由于存儲器芯片是MOS器件，直流負(fù)載很小，它的輸入電容為5－10PF。所以a.小系統(tǒng)中，CPU與存儲器可直連，b.大系統(tǒng)常加驅(qū)動器,在8086系統(tǒng)中,常用8226、

8227總線收發(fā)器實(shí)現(xiàn)驅(qū)動。110-(一)存儲器與CPU連接時(shí)應(yīng)注意問題1.CPU總線的負(fù)載2.

CPU的時(shí)序和存儲器芯片存取速度的配合選擇存儲器芯片要盡可能滿足CPU取指令和讀寫存儲器的時(shí)序要求。一般選高速存儲器，避免需要在CPU有關(guān)時(shí)序中插入TW，降低CPU速度，增加WAIT信號產(chǎn)生電路。111-2.CPU的時(shí)序和存儲器芯片存取速度的配合選擇存儲器芯片要3.存儲器的地址分配和選片問題。(1)確定整機(jī)存儲容量。(2)整機(jī)存儲容量在整個(gè)存儲空間的位置。(3)選用存儲器芯片的類型和數(shù)量。(4)劃分RAM、ROM區(qū)，地址分配，畫出地址分配圖。112-3.存儲器的地址分配和選片問題。(1)確定整機(jī)存儲容量一般指存儲器的WE、OE、CS等與CPU的RD、WR等相連，不同的存儲器和CPU連接時(shí)其使用的控制信號也不完全相同。4.控制信號的連接113-一般指存儲器的WE、OE、CS等與CPU的RD、WR等相連，(二)片選信號的產(chǎn)生單片的存儲器芯片的容量是有限的，整機(jī)的存儲器由若干芯片組成，應(yīng)考慮到：1.地址的分配。2.存儲器芯片的選擇(片選)CPU對存儲器操作時(shí)，先進(jìn)行片選，再從選中芯片中根據(jù)地址譯碼選擇存儲單元進(jìn)行數(shù)據(jù)的存取。114-(二)片選信號的產(chǎn)生單片的存儲器芯片的容量是有限的，整機(jī)存儲器空間的劃分和地址編碼是靠地址線來實(shí)現(xiàn)的。對于多片存儲器芯片構(gòu)成的存儲器其地址編碼的原則是：

一般情況下，CPU能提供的地址線根數(shù)大于存儲器芯片地址線根數(shù)，對于多片6264與8086相連的存儲器，A0～A12作為片內(nèi)選址，A13～A19作為選擇不同的6264。1.低位片內(nèi)選址2.高位選擇芯片(片選)115-存儲器空間的劃分和地址編碼是靠地址線來實(shí)現(xiàn)的。對于多片存儲器1.線選法：CPU中用于“選片”的高位地址線(即存儲器芯片未用完地址線)若一根連接一組芯片的片選端，該根線經(jīng)反相后，連接另一組芯片的片選端，這樣一條線可選中兩組芯片，這種方法稱之為線選法。片選信號產(chǎn)生的方法116-1.線選法：CPU中用于“選片”的高位地址線(即存儲器芯

另一種常用的線選法是用高位地址的每一根線去分別控制各組芯片的片選端，如下圖所示：

117-另一種常用的線選法是用高位地址的每一根線去分芯片A19~A15A14A13A12~A0一個(gè)可用的地址范圍甲×××××10全0~全104000H~05FFFH乙××××