數(shù)字邏輯電路習(xí)題集

第一章數(shù)字邏輯電路基礎(chǔ)一、填空題1、模擬信號的特色是在和上都是變化的。（幅度、時間、連續(xù)）2、數(shù)字信號的特色是在和上都是變化的。（幅度、時間、不連續(xù)）3、數(shù)字電路主要研究與信號之間的對應(yīng)關(guān)系。（輸出、輸入、邏輯）4、用二進(jìn)制數(shù)表示文字、符號等信息的過程稱為_____________。（編碼）5、(11011)2()10，(1110110)2()8，(21)10()2。（27、166、10101）6、(101010)2()10，(74)8()2，(D7)16()2。（42、111100、）7、最基本的三種邏輯運算是、、。（與、或、非）8、邏輯等式三個規(guī)則分別是、、。（代入、對偶、反演）9、邏輯函數(shù)化簡的方法主要有化簡法和化簡法。（公式、卡諾圖）10、邏輯函數(shù)常用的表示方法有、和。（真值表、表達(dá)式、卡諾圖、邏輯圖、波形圖五種方法任選三種即可）11、任何一個邏輯函數(shù)的是獨一的，可是它的可有不一樣的形式，邏輯函數(shù)的各樣表示方法在實質(zhì)上是的，能夠交換。（真值表、表達(dá)式、一致或同樣）12、寫出下邊邏輯圖所表示的邏輯函數(shù)Y=。（Y(AB)C）13、寫出下邊邏輯圖所表示的邏輯函數(shù)Y=。（Y(AB)(AC)）14、半導(dǎo)體二極管擁有性，可作為開關(guān)元件。（單導(dǎo)游電）15、半導(dǎo)體二極管時，相當(dāng)于短路；時，相當(dāng)于開路。（導(dǎo)通、截止）16、半導(dǎo)體三極管作為開關(guān)元件時工作在狀態(tài)和狀態(tài)。（飽和、截止）二、判斷題1、十進(jìn)制數(shù)

74變換為

8421BCD碼應(yīng)該是

(01110100)

8421BCD

。（√）2、二進(jìn)制只好夠用來表示數(shù)字，不可以夠用來表示文字和符號等。3、十進(jìn)制變換為二進(jìn)制的時候，整數(shù)部分和小數(shù)部分都要采納除

（╳）2取余法。（╳）4、若兩個函數(shù)相等，則它們的真值表必定同樣；反之，若兩個函數(shù)的真值表完整同樣，則這兩個函數(shù)未必相等。（╳）5、證明兩個函數(shù)能否相等，只需比較它們的真值表能否同樣即可。（√）6、在邏輯函數(shù)表達(dá)式中，假如一個乘積項包含的輸入變量最少，那么該乘積項叫做最小項。（╳）7、當(dāng)決定一件事情的所有條件所有具備時，這件事情才發(fā)生，這樣的邏輯關(guān)系稱為非。（╳）8、在所有輸入是“0”的狀況下，函數(shù)YAB運算的結(jié)果是邏輯“0”。（╳）9、邏輯變量取值的0和1表示事物相互獨立而又聯(lián)系的兩個方面。（√）10、在變量A、B取值相異時，其邏輯函數(shù)值為1，同樣時為0，稱為異或運算。（√）11、邏輯函數(shù)的卡諾圖中，相鄰最小項能夠歸并。（√）12、對隨意一個最小項，只有一組變量取值使得它的值為1.（√）13、隨意的兩個最小項之積恒為0。（√）14、半導(dǎo)體二極管由于其有導(dǎo)通、截止兩種工作狀態(tài)，所以能夠作為開關(guān)元件使用；半導(dǎo)體三極管由于其有飽和、截止、放大三種工作狀態(tài)，所以其不可以夠作為開關(guān)元件使用。（╳）15、半導(dǎo)體二極管、三極管、MOS管在數(shù)字電路中均能夠作為開關(guān)元件來使用。（√）三、選擇題1、以下哪些信號屬于數(shù)字信號（B）。A、正弦波信號B、時鐘脈沖信號C、音頻信號D、視頻圖像信號2、數(shù)字電路中的三極管工作在（C）。A、飽和區(qū)B、截止區(qū)C、飽和區(qū)或截止區(qū)D、放大區(qū)3、十進(jìn)制整數(shù)變換為二進(jìn)制數(shù)一般采納（A）A、除2取余法B、除2取整法C、除10取余法D、除10取整法4、將十進(jìn)制小數(shù)變換為二進(jìn)制數(shù)一般采納（B）A、乘

2取余法

B、乘

2取整法

C、乘

10取余法

D、乘

10取整法5、在（A）的狀況下，函數(shù)

Y

AB運算的結(jié)果是邏輯“

0”A、所有輸入是“

0”

B、任一輸入是“

0”

C、任一輸入是“

1”

D、所有輸入是“

1”6、在（B）的狀況下，函數(shù)

Y

AB運算的結(jié)果是邏輯“

1”A、所有輸入是“

0”

B、任一輸入是“

0”

C、任一輸入是“

1”

D、所有輸入是“

1”7、在（D）的狀況下，函數(shù)

Y

AB運算的結(jié)果是邏輯“

1”A、所有輸入是“

0”

B、任一輸入是“

0”

C、任一輸入是“

1”

D、所有輸入是“

1”8、邏輯表達(dá)式

A

BC

（C）A、

AB

B、

A

C

C、

(A

B)(A

C)

D、

B

C9、邏輯表達(dá)式

ABC=（B）A、

A

B

C

B、A

BC

C、

A

B

C

D、

A?B?C10、以下邏輯式中，正確的選項是（A）A、AAAB、AA0C、AA1D、A?A111、以下邏輯式中，正確的選項是（A）A、A?A0B、A?A1C、A?A0D、AA012、邏輯函數(shù)式ABABAB,化簡后結(jié)果是（C）A、ABB、ABABC、ABD、ABAB13、所有的最小項之和恒為（B）A、0B、1C、0或1D、非0非114、關(guān)于四變量邏輯函數(shù)，最小項有（D）個A、0B、1C、4D、1615、正邏輯是指（C）A、高電平用“1”表示B、低電平用“0”表示C、高電平用“1”表示，低電平用“0”表示D、高電平用“0”表示，低電平用“1”表示四、簡答題1、數(shù)制變換（要求寫出必需的計算過程）(10011011)2( )8( )16答：233、9B2、數(shù)制變換（要求寫出必需的計算過程）(AE)16( )2( )8答：、2563、數(shù)制變換（要求寫出必需的計算過程）（1）(125)10( )2（2）(13.375)10( )2答：（1）1111101（2）4、應(yīng)用邏輯代數(shù)運算法例證明以下各式：（1）ABABABAB（2）A(AB)B(BC)BB證明：（1）等式右側(cè)AB?AB(AB)(AB)ABAB，得證。（2）等式左側(cè)ABBBCB，得證。5、應(yīng)用邏輯代數(shù)運算法例證明以下各式：（1）ABABA（2）ABABACAC1證明：（1）左ABABABABA右，得證。2）左A(BB)A(CC)AA1右，得證。6、化簡邏輯表達(dá)式:（1）YAB(BCA)（2）Y(ABC)(BBC)(BCC)解：（1）YAB(BCA)ABCABAB（2）Y(ABC)(BBC)(BCC)(ABC)(1C)(B1)ABC7、把下邊各邏輯函數(shù)寫成最小項表達(dá)式。（1）YABBCAC（2）YABCB解：（1）Y=m1+m2+m3+m5+m7（2）Y=m2+m4+m5+m6五、剖析計算題1、分別采納公式法及卡諾圖法化簡以下邏輯表達(dá)式，并列出真值表。YABCABCABCABCABC解：（1）公式法YABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABCAB

AC

BC

ABC

A(B

C)

BC

ABC

ABC

BC

ABC

ABC（2）卡諾圖法（略）（3）真值表第二章邏輯門電路一、填空題1、在邏輯門電路中，最基本的邏輯門是、和。（與門、或門、非門）2、與門電路和或門電路擁有個輸入端和個輸出端。（多、一）3、非門電路是端輸入、端輸出的電路。（單、單）4、TTL門電路擁有、和等長處。（負(fù)載能力強、抗干擾能力強、變換速度高）5、OC門是一種特別的TTL與非門，它的特色是輸出端能夠并聯(lián)輸出，即。（線與）6、三態(tài)門除了高電平、低電平兩個狀態(tài)外，還有第三個狀態(tài)，這第三個狀態(tài)常稱為。（高阻態(tài)）二、判斷題1、與門、或門和非門都擁有多個輸入端和一個輸出端。（╳）2、在與門電路后邊加上非門，就構(gòu)成了與非門電路。（√）3、TTL門電路擁有負(fù)載能力強、抗擾亂能力強和變換速度高等特色。（√）4、門電路的應(yīng)用日趨寬泛，利用它的組合產(chǎn)生新邏輯功能，構(gòu)成觸發(fā)器、振蕩器，并實現(xiàn)各樣控制功能。（√）5、CMOS門電路的輸入端在使用中不一樣意懸空。（√）三、選擇題1、輸出端可并聯(lián)使用的TTL門電路是（B）A、三態(tài)門B、OC門C、與非門D、或非門2、下邊哪項不是三態(tài)門的主要用途（C）A、構(gòu)成數(shù)據(jù)總線B、用作多路開關(guān)C、輸出端并聯(lián)輸出D、用于雙向傳輸四、簡答題1、畫出邏輯函數(shù)LABAB的邏輯圖。2、寫出以下圖邏輯圖的函數(shù)表達(dá)式。解：LABBCAC（第一題）（第二題）第三章組合邏輯電路一、填空題1、依據(jù)邏輯功能的不一樣特色，邏輯電路可分為兩大類：和。（組合邏輯電路、時序邏輯電路）2、組合邏輯電路主假如由、3、只考慮，而不考慮4、不單考慮，并且考慮

和三種基本邏輯門電路構(gòu)成的。（與門、或門、非門）的運算電路，稱為半加器。（加數(shù)和被加數(shù)，低位進(jìn)位）的運算電路，稱為全加器。（加數(shù)和被加數(shù)，低位進(jìn)位）5、是編碼的逆過程。（譯碼）6、數(shù)據(jù)選擇器是在的作用下，從中選擇作為輸出的組合邏輯電路。（選擇信號、多個數(shù)據(jù)、某一數(shù)據(jù)或一個數(shù)據(jù)）7、從奇偶校驗角度來說，數(shù)碼8、只讀儲存器用于寄存

1011011是碼，1001011是碼。（奇性、偶性），它只好按給定地點，而不可以。簡稱為

ROM。（信號、讀取、寫入）9、PLD的基本構(gòu)造是由

和

，再加上

電路構(gòu)成的。（與門陣列、或門陣列、輸入輸出）10、PLD的每個輸出是其輸入的。（標(biāo)準(zhǔn)與或表達(dá)式）二、判斷題1、在任何時刻，電路的輸出狀態(tài)只取決于該時刻的輸入，而與該時刻以前的電路狀態(tài)沒關(guān)的邏輯電路，稱為組合邏輯電路。（√）2、組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖五種方法來描繪，它們在實質(zhì)上是相通的，能夠相互變換。（√）3、AA型競爭冒險也稱為1型競爭冒險。（╳）4、A?A型競爭冒險也稱為0型競爭冒險。（╳）5、3位二進(jìn)制譯碼器應(yīng)有3個輸入端和8個輸出端。（√）6、顯示譯碼器只有一種，是發(fā)光二極管顯示器（LED）。（√）7、LCD是液晶顯示器，是顯示譯碼器的一種。（√）8、3線—8線譯碼電路是三—八進(jìn)制譯碼器。（╳）9、十六路數(shù)據(jù)選擇器的地點輸入端有四個。（√）10、能將一個數(shù)據(jù)，依據(jù)需要傳遞到多個輸出端的任何一個輸出端的電路，稱為數(shù)據(jù)選擇器。（╳）11、只讀儲存器是由地點編碼器和儲存體兩部分構(gòu)成的。（╳）12、ROM的邏輯構(gòu)造能夠當(dāng)作一個與門陣列和一個或門陣列的組合。（√）13、儲存器所儲存的二進(jìn)制信息的總位數(shù)稱為儲存器的儲存容量。（√）14、用PLD能夠?qū)崿F(xiàn)任何組合邏輯函數(shù)，PLD配合觸發(fā)器可實現(xiàn)任何時序邏輯電路。（√）15、用PLA實現(xiàn)邏輯函數(shù)時，第一將邏輯函數(shù)化簡為最簡與或式。（√）三、選擇題1、組合邏輯電路的輸出取決于（A）A、輸入信號的現(xiàn)態(tài)B、輸出信號的現(xiàn)態(tài)C、輸出信號的次態(tài)D、輸入信號的現(xiàn)態(tài)和輸出信號的現(xiàn)態(tài)2、組合邏輯電路是由（A）構(gòu)成。A、門電路B、觸發(fā)器C、門電路和觸發(fā)器D、計數(shù)器3、組合邏輯電路（B）A、擁有記憶功能B、沒有記憶功能C、有時有記憶功能，有時沒有D、以上都不對4、半加器的邏輯功能是（A）A、兩個同位的二進(jìn)制數(shù)相加B、兩個二進(jìn)制數(shù)相加C、兩個同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加D、兩個二進(jìn)制數(shù)的和的一半5、全加器的邏輯功能是（C）A、兩個同位的二進(jìn)制數(shù)相加B、兩個二進(jìn)制數(shù)相加C、兩個同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加D、不帶進(jìn)位的兩個二進(jìn)制數(shù)相加6、關(guān)于兩個4位二進(jìn)制數(shù)A（A3A2A1A0）、B（B3B2B1B0），下邊說法正確的選項是（A）A、假如

A3＞B3，則

A＞B

B、假如

A3＜B3，則

A＞BC、假如

A0＞B0，則

A＞B

D、假如

A0＜B0，則

A＞B7、關(guān)于

8421BCD碼優(yōu)先編碼器，下邊說法正確的選項是（

A）A、有

10根輸入線，

4根輸出線

B、有

16根輸入線，

4根輸出線C、有

4根輸入線，

16根輸出線

D、有

4根輸入線，

10根輸出線8、關(guān)于

8線—3線優(yōu)先編碼器，下邊說法正確的選項是（

B）A、有

3根輸入線，

8根輸出線

B、有

8根輸入線，

3根輸出線C、有

8根輸入線，

8根輸出線

D、有

3根輸入線，

3根輸出線9、3線-8

線譯碼電路是（

A）譯碼器A、三位二進(jìn)制

B、三進(jìn)制

C、三-八進(jìn)制

D、八進(jìn)制10、實現(xiàn)多輸入、單輸出邏輯函數(shù)，應(yīng)選（C）A、編碼器B、譯碼器C、數(shù)據(jù)選擇器D、數(shù)據(jù)分派器11、實現(xiàn)單輸入、多輸出邏輯函數(shù)，應(yīng)選（D）A、編碼器B、譯碼器C、數(shù)據(jù)選擇器D、數(shù)據(jù)分派器12、1路—4路數(shù)據(jù)分派器有（A）A、一個數(shù)據(jù)輸入端，兩個選擇控制端，四個數(shù)據(jù)輸出端B、四個數(shù)據(jù)輸入端，兩個選擇控制端，一個數(shù)據(jù)輸出端C、一個數(shù)據(jù)輸入端，一個選擇控制端，四個數(shù)據(jù)輸出端D、四個數(shù)據(jù)輸入端，一個選擇控制端，一個數(shù)據(jù)輸出端13、只好讀出不可以寫入，但信息可永遠(yuǎn)保留的儲存器是（A）A、ROMB、RAMC、RPROMD、PROM14、一個擁有n根地點輸入線和k條輸出線的ROM儲存容量是（C）A、nkB、n2kC、2nkD、n2k15、PLA是指（A）A、可編程邏輯陣列B、現(xiàn)場可編程門陣列C、隨機讀寫儲存器D、通用陣列邏輯四、剖析計算題1、組合電路以下圖，剖析該電路的邏輯功能。解：（1）寫表達(dá)式：PABC,LAPBPCPAABCBABCCABC（2）化簡與變換：LABC(ABC)ABCABCABCABC（3）由表達(dá)式列出真值表：（4）剖析邏輯功能：當(dāng)A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”。2、剖析以下圖的組合邏輯電路的功能。解：（1）寫表達(dá)式：YAB?BC?CA（2）化簡與變換：YAB?BC?CAABBCCAABBCCA（3）由表達(dá)式列出真值表：（4）剖析邏輯功能：當(dāng)A、B、C三個變量一致時，電路輸出為“0”，不然輸出為“1”，所以這個電路稱為“一致電路”。3、設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，要求：使之在上樓前，用樓下開關(guān)翻開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或許在下樓前，用樓上開關(guān)翻開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。解：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。依據(jù)邏輯要求列出真值表。ABY000011101110

A=1YYABABB4、用與非門設(shè)計一個舉重裁判表決電路，要求：（1）設(shè)舉重競賽有3個裁判，一個主裁判和兩個副裁判。（2）杠鈴?fù)暾e上的判決由每一個裁判按一下自己眼前的按鈕來確立。（3）只有當(dāng)兩個或兩個以上裁判判明成功，并且此中有一個為主裁判時，表示成功的燈才亮。解：設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，依據(jù)邏輯要求列出真值表。A&ABCYABCY000010000010101101001101

BA

&Y&01101111

CYABCABCABCYABBCAB?BC5、某設(shè)施有開關(guān)A、B、C，要求：只有開關(guān)A接通的條件下，開關(guān)B才能接通；開關(guān)C只有在開關(guān)B接通的條件下才能接通。違犯這一規(guī)程，則發(fā)出報警信號。設(shè)計一個由與非門構(gòu)成的能實現(xiàn)這一功能的報警控制電路。解：（1）剖析題意,寫出真值表：由題意可知，該報警電路的輸入變量是三個開關(guān)A、B、C的狀態(tài)，設(shè)開關(guān)接通用1表示，開關(guān)斷開用0表示；設(shè)該電路的輸出報警信號為F，F(xiàn)為1表示報警，F(xiàn)為0表示不報警。（2）由真值表寫表達(dá)式：FABCABCABCABC（）化簡函數(shù)表達(dá)式：FABCABCABCABCFABBCABBC3（4）畫邏輯圖6、設(shè)有甲乙丙三人進(jìn)行表決，如有兩人以上（包含兩人）贊同，則經(jīng)過表決，用ABC代表甲乙丙，用L表示表決結(jié)果。試寫出真值表，邏輯表達(dá)式，并畫出用與非門構(gòu)成的邏輯圖。解：（1）剖析題意,寫出真值表：用1表示贊同，0表示反對或棄權(quán)?？闪谐稣嬷当硪韵拢海?）由真值表寫表達(dá)式LABCABCABCABCLABCABCABCABCACABBC（3）化簡函數(shù)表達(dá)式ACABBCACABBC（4）畫邏輯圖7、試用譯碼器74LS138和門電路實現(xiàn)邏輯函數(shù)：LABBCAC解：將邏輯函數(shù)變換成最小項表達(dá)式，再變換成與非—與非形式。LABCABCABCABC=m3+m5+m6+m7=mmm3567用一片74138加一個與非門便可實現(xiàn)該邏輯函數(shù)。8、用74LS138實現(xiàn)邏輯函數(shù)F=∑(1，2，4，7)。解：化簡邏輯函數(shù)F(A,B,C)

(1,2,4,7)

ABC

ABC

ABC

ABCABCABC

ABC

ABC令A(yù)2=A，A1=B，A0=C，則

F

A2A1A0

A2A1A0

A2

A1A0

A2

A1A0

F1

F2

F4

F79、用全譯碼器

74LS138實現(xiàn)邏輯函數(shù)

f

ABC

ABC

ABC

ABC解：（1）全譯碼器的輸出為輸入變量的相應(yīng)最小項之非，故先將邏輯函數(shù)式f寫成最小項之反的形式。由摩根定理fABCABCABCABC。（2）f有三個變量，因此采納三變量譯碼器。（3）變量C、B、A分別接三變量譯碼器的C、B、A端，則fY0Y2Y1Y7。（4）連線：（第七題）

（第八題）

（第九題）10、用八選一數(shù)據(jù)選擇器74LS151實現(xiàn)以下邏輯函數(shù)：解：（1）將邏輯函數(shù)變換成最小項表達(dá)式：LABC

LABC

ABCABC

ABCABCABCABC=m3+m5+m6+m7（2）畫出連線圖。11、試用八選一數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù):F(A,B,C)=∑(m1,m2,m4,m7)。12、試用四選一數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù):F(A,B,C)=∑(m1,m2,m4,m7)。解：

F

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABCFA1A0D0

A1A0D1

A1A0D2

A1A0D3（第十一題）

（第十二題）

(

第十三題)13、試用

4選

1數(shù)據(jù)選擇器

74LS151實現(xiàn)邏輯函數(shù)：

L

AB

BC

AC解：將

A、B接到地點輸入端，

C加到適合的數(shù)據(jù)輸入端。作出邏輯函數(shù)

L的真值表，依據(jù)真值表畫出連線圖。第四章觸發(fā)器一、填空題1、觸發(fā)器擁有個穩(wěn)固狀態(tài)，在輸入信號消逝后，它能保持。（2、穩(wěn)固狀態(tài)）2、在基本RS觸發(fā)器暗中，輸入端RD或RD能使觸發(fā)器處于狀態(tài)，輸入端SD或SD能使觸發(fā)器處于狀態(tài)。（復(fù)位、置位）3、同步RS觸發(fā)器狀態(tài)的改變是與信號同步的。（CP脈沖）4、在CP有效時期，若同步觸發(fā)器的輸入信號發(fā)生多次變化時，其輸出狀態(tài)也會相應(yīng)產(chǎn)生多次變化，這類現(xiàn)象稱為。（觸發(fā)器的空翻）5、同步D觸發(fā)器的特征方程為。（Qn1D）6、主從觸發(fā)器是一種能防備現(xiàn)象的觸發(fā)器。（空翻）7、在CP脈沖和輸入信號作用下，JK觸發(fā)器能夠擁有、、、和的邏輯功能。（保持、置0、置1、翻轉(zhuǎn)）8、在CP脈沖有效時期，D觸發(fā)器的次態(tài)方程Qn1=，JK觸發(fā)器的次態(tài)方程Qn1=。（D、JQnKQn）9、關(guān)于JK觸發(fā)器，當(dāng)CP脈沖有效時期，若J=K=0時，觸發(fā)器狀態(tài)；若JK時，觸發(fā)器或；若J=K=1時，觸發(fā)器狀態(tài)。（保持、置0、置1、翻轉(zhuǎn)）10、同步觸發(fā)器屬觸發(fā)的觸發(fā)器；主從觸發(fā)器屬觸發(fā)的觸發(fā)器。（電平、邊緣）11、邊緣觸發(fā)器是一種能防備現(xiàn)象的觸發(fā)器。（一次翻轉(zhuǎn)）12、與主從觸發(fā)器對比，觸發(fā)器的抗擾亂能力較強。（邊緣）13、關(guān)于JK觸發(fā)器，若J=K，則可達(dá)成觸發(fā)器的邏輯功能。（T）14、關(guān)于JK觸發(fā)器，若JK，則可達(dá)成觸發(fā)器的邏輯功能。（D）15、將D觸發(fā)器的D端與Q端直接相連時，D觸發(fā)器可變換成觸發(fā)器。（T’）二、判斷題1、觸發(fā)器有兩個穩(wěn)固狀態(tài)，一個是現(xiàn)態(tài)，一個是次態(tài)。（╳）2、觸發(fā)器有兩個穩(wěn)固狀態(tài)，在外界輸入信號的作用下，能夠從一個穩(wěn)固狀態(tài)轉(zhuǎn)變成另一個穩(wěn)固狀態(tài)。（√）3、觸發(fā)器的邏輯功能能夠用真值表、卡諾圖、特征方程、狀態(tài)圖和波形圖等五種方式描繪。（√）4、同步D觸發(fā)器的Q端和D端的狀態(tài)在任何時刻都是同樣的。（╳）5、主從觸發(fā)器能防止觸發(fā)器的空翻現(xiàn)象。（√）6、主從觸發(fā)器存在“一次翻轉(zhuǎn)”現(xiàn)象。（√）7、主從JK觸發(fā)器和邊緣JK觸發(fā)器的特征方程是同樣的。（√）8、采納邊緣觸發(fā)器是為了防備空翻。（╳）9、同一邏輯功能的觸發(fā)器，其電路構(gòu)造必定同樣。（╳）10、僅擁有反正功能的觸發(fā)器是T觸發(fā)器。（╳）三、選擇題1、關(guān)于觸發(fā)器和組合邏輯電路，以下（D）的說法是正確的。A、二者都有記憶能力B、二者都無記憶能力C、只有組合邏輯電路有記憶能力D、只有觸發(fā)器有記憶能力2、CP有效時期，同步RS觸發(fā)器的特征方程是（B）。A、Qn1SRQnB、Qn1nn1SRQnD、Qn1nSRQ（RS=0）C、QSRQ（RS=0）3、CP有效時期，同步D觸發(fā)器特征方程是（A）。A、Qn1DB、Qn1DQnC、Qn1DQnD、Qn1DQn4、關(guān)于JK觸發(fā)器，輸入J=0、K=1，CP脈沖作用后，觸發(fā)器的Qn1應(yīng)為（）。AA、0B、1C、可能是0，也可能是1D、與Qn相關(guān)5、JK觸發(fā)器在CP脈沖作用下，若使Qn1Qn，則輸入信號應(yīng)為（A）。A、JK1B、JQ,KQC、JQ,KQD、JK06、擁有“置0”“置1”“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫（A）。A、JK觸發(fā)器B、基本RS觸發(fā)器C、同步D觸發(fā)器D、同步RS觸發(fā)器7、邊緣控制觸發(fā)的觸發(fā)器的觸發(fā)方式為（C）。A、上漲沿觸發(fā)B、降落沿觸發(fā)C、能夠是上漲沿觸發(fā)，也能夠是降落沿觸發(fā)D、能夠是高電平觸發(fā)，也能夠是低電平觸發(fā)8、為防止一次翻轉(zhuǎn)現(xiàn)象，應(yīng)采納（D）觸發(fā)器。A、高電平B、低電平C、主從D、邊緣9、僅擁有“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫（D）。A、JK觸發(fā)器B、RS觸發(fā)器C、D觸發(fā)器D、T觸發(fā)器10、僅擁有“翻轉(zhuǎn)”功能的觸發(fā)器叫（D）。A、JK觸發(fā)器B、RS觸發(fā)器C、D觸發(fā)器D、T’觸發(fā)器四、簡答題1、畫出用邊緣JK觸發(fā)器實現(xiàn)邊緣T觸發(fā)器的邏輯圖。答：略2、畫出用主從RS觸發(fā)器實現(xiàn)Qn1JQnKQn的邏輯圖。答：略3、畫出用JK觸發(fā)器實現(xiàn)Qn1Qn的邏輯圖。答：略4、畫出用主從RS觸發(fā)器實現(xiàn)Qn1JQnKQn的邏輯圖。答：略5、已知同步D觸發(fā)器的輸入信號波形，畫出輸出Q端信號波形。答：略6、已知主從JK觸發(fā)器J、K的波形以下圖，畫出輸出Q的波形圖（設(shè)初始狀態(tài)為0）。答:第五章時序邏輯電路一、填空題1、時序邏輯電路任何時刻的輸出信號不單取決于，并且還取決于。（當(dāng)時的輸入信號、電路本來的狀態(tài)）2、時序邏輯電路邏輯功能的表示方法有、、、和四種。（方程、狀態(tài)變換真值表、狀態(tài)變換圖、時序圖）3、進(jìn)行時序邏輯電路的剖析時，需要列出邏輯電路的一些方程式，這些方程式包括、、和。（時鐘方程、輸出方程、驅(qū)動方程、狀態(tài)方程）4、用來記憶和統(tǒng)計輸入CP脈沖個數(shù)的電路，稱為。（計數(shù)器）5、用以寄存二進(jìn)制代碼的電路稱為。（寄存器）6、擁有寄存數(shù)碼和使數(shù)碼逐位右移或左移的電路稱為。（移位寄存器或移存器）7、產(chǎn)生的電路稱為次序脈沖發(fā)生器。（次序脈沖信號）二、判斷題1、時序邏輯電路的特色是在任何時刻的輸出不單和輸入相關(guān)，并且還取決于電路本來的狀態(tài)。（√）2、時序邏輯電路由儲存電路和觸發(fā)器兩部分構(gòu)成。（╳）3、為了記憶電路的狀態(tài)，時序電路一定包含儲存電路，儲存電路往常以觸發(fā)器為基本單元電路組成。（√）4、計數(shù)器能夠記憶輸入CP脈沖的最大數(shù)量，叫做這個計數(shù)器的長度，也稱為計數(shù)器的“?！薄＃ā蹋?、同步時序電路和異步時序電路的最主要差別是，前者沒有CP脈沖，后者有CP脈沖。（╳）6、同步時序電路和異步時序電路的最主要差別是，前者的所有觸發(fā)器受同一時鐘脈沖控制，后者的各觸發(fā)器受不一樣的時鐘脈沖控制。（√）7、時序電路的邏輯功能可用邏輯圖、邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖等方法來描述，它們在實質(zhì)上是相通的，能夠相互變換。（√）8、當(dāng)時序邏輯電路進(jìn)入無效狀態(tài)后，若能自動返回有效工作狀態(tài)，該電路能自啟動。（√）9、74LS163是集成4位二進(jìn)制（十六進(jìn)制）同步加法計數(shù)器。（√）三、選擇題1、時序邏輯電路中必定包含（A）A、觸發(fā)器B、編碼器C、移位寄存器D、譯碼器2、時序電路某一時刻的輸出狀態(tài)，與該時刻以前的輸入信號（A）A、相關(guān)

B、沒關(guān)

C、有時相關(guān)，有時沒關(guān)

D、以上都不對3、用

n個觸發(fā)器構(gòu)成計數(shù)器，可獲得的最大計數(shù)長度為（

D）A、n

B

、2n

C、n2

D

、2n4、同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者（

B）A、沒有觸發(fā)器

B、沒有一致的時鐘脈沖控制

C、沒有穩(wěn)固狀態(tài)

D、輸出只與內(nèi)部狀態(tài)相關(guān)5、一位

8421BCD計數(shù)器，起碼需要（

B）個觸發(fā)器。A、3

B

、4

C

、5

D

、106、經(jīng)過有限個

CP，可由隨意一個無效狀態(tài)進(jìn)入有效狀態(tài)的計數(shù)器是（

A）自啟動的計數(shù)器。A、能

B

、不可以

C、不必定能

D、以上都不對7、構(gòu)成數(shù)碼寄存器和移位寄存器的觸發(fā)器，其邏輯功能必定為（B）A、JK觸發(fā)器B、D觸發(fā)器C、基本RS觸發(fā)器D、T觸發(fā)器8、要想把串行數(shù)據(jù)變換成并行數(shù)據(jù)，應(yīng)選（C）。A、并行輸入串行輸出方式B、串行輸入串行輸出方式C、串行輸入并行輸出方式D、并行輸入并行輸出方式9、寄存器在電路構(gòu)成上的特色是（B）A、有

CP輸入端，無數(shù)碼輸入端。

B、有

CP輸入端和數(shù)碼輸入端。C、無

CP輸入端，有數(shù)碼輸入端。

D、無

CP輸入端和數(shù)碼輸入端。10、往常寄存器應(yīng)擁有（

D）功能。A、存數(shù)和取數(shù)

B、清零和置數(shù)

C、A和

B都有

D、只有存數(shù)、取數(shù)和清零，沒有置數(shù)。三、剖析計算題1、剖析圖示時序邏輯電路。解：（1）寫方程式：異步時序電路，時鐘方程：CP2Q1，CP1Q0，CP0CP。驅(qū)動方程：D2Q2n，D1Q1n，D0Q0n（2）求狀態(tài)方程：D觸發(fā)器的特征方程：Qn1D將各觸發(fā)器的驅(qū)動方程代入，即得電路的狀Q2n1態(tài)方程：Q1n1Q0n1

D2Q2nQ1上漲沿時刻有效nD1Q1Q0上漲沿時刻有效nD0Q0CP上漲沿時刻有效（3）計算、列狀態(tài)表：（4）畫狀態(tài)圖、時序圖：Q2n1Q2nQ1Q2n1Q1n1Q1nQ0Q1n1Q0n1Q0nCPQ0n1

1不變1不變10,CP（5）電路功能：由狀態(tài)圖能夠看出，在時鐘脈沖CP的作用下，電路的8個狀態(tài)按遞減規(guī)律循環(huán)變化，即：000→111→110→101→100→011→010→001→000→電路擁有遞減計數(shù)功能，是一個3位二進(jìn)制異步減法計數(shù)器。2、用JK觸發(fā)器設(shè)計一個4位二進(jìn)制異步加法計數(shù)器解：3、用74LS161構(gòu)成十進(jìn)制計數(shù)器。解：當(dāng)74LS161計數(shù)到Q3Q2Q1Q0=1001時，使LD0，為置數(shù)創(chuàng)建了條件。當(dāng)下一個計數(shù)脈沖一到，各置數(shù)端數(shù)據(jù)立刻送到輸出端，預(yù)置數(shù)端D3D2D1D0=0000。電路以下圖。4、用74LS161構(gòu)成一個十二進(jìn)制計數(shù)器。5、用74LS163構(gòu)成一個十二進(jìn)制計數(shù)器。解：（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。SN-