2012電子設(shè)計比賽E題

雙路低頻信號發(fā)生及分析儀的設(shè)計制作摘要本設(shè)計主要實現(xiàn)包括信號發(fā)生，信號疊加與頻譜分析三個功能。設(shè)計中我們采用STM32作為信號發(fā)生與頻譜分析的主控芯片，信號發(fā)生部分應(yīng)用DDS原理,并通過查表的方式控制DA芯片產(chǎn)生模擬信號，再通過編程來改變定時器的溢出值以實現(xiàn)頻率調(diào)節(jié)，最后我們通過不同的查表次序?qū)崿F(xiàn)相位的預(yù)置。在基于離散傅里葉變換的基本原理上，我們采用FFT算法實現(xiàn)頻域分析，利用TFT-LCD彩屏液品來實現(xiàn)頻譜圖的動態(tài)顯示。經(jīng)過調(diào)試實驗，本設(shè)計完成了各項指標，發(fā)揮部分功能全部能夠?qū)崿F(xiàn)。關(guān)鍵詞:DDS原理,STM32,FFT算法，頻域分析AbstractThisdesignmainlyhasthreefunctions,thesignaloccurs,signalsuperpositionandspectralanalysist.WeadoptSTM32asmastercontrolchipforsignaloccurrenceandspectrumanalysis.SignalingpartadoptsDDSprinciple.Throughthelook-uptablewaytocontrolDAchiptoproduceanalogsignal.Programmingtochangethetimeroverflowvaluetorealizefrequencyregulation.Differenttablelookupordercontroldifferentphase.SpectralanalysispartisbasedonthediscreteFouriertransformprinciple(FFT),UsingFFTalgorithmfrequencydomainanalysis.thepartofspectrumdisplaymakeuseofTFT-LCD,whichrealizesdynamicdisplay.Testingresultsshowthatthedesignfinishedallkindsofdesignindex.Thefunctionofharderpartsisalsocompletelyrealized.Keywords：DDS,STM32,FFTalgorithm,Frequencydomainanalysis,Spectrumdiagram目錄TOC\o"1-5"\h\z\o"CurrentDocument"系統(tǒng)方案4\o"CurrentDocument"1.1剖析賽題4\o"CurrentDocument"1.2系統(tǒng)整體框圖4\o"CurrentDocument"1.3各模塊實現(xiàn)方案4\o"CurrentDocument"理論分析與計算72.1信號發(fā)生理論與計算7\o"CurrentDocument"2.2信號頻域分析原理8\o"CurrentDocument"2.3信號采樣頻率設(shè)定依據(jù)8\o"CurrentDocument"3電路與程序設(shè)計10\o"CurrentDocument"3.1信號發(fā)生器部分電路設(shè)計103.2信號疊加電路與電壓跟隨器11\o"CurrentDocument"3.3分析儀部分電路設(shè)計與算法實現(xiàn)12\o"CurrentDocument"3.4程序設(shè)計14\o"CurrentDocument"4.測試方案與測試結(jié)果15\o"CurrentDocument"4.1測試所用儀器15\o"CurrentDocument"4.2測試環(huán)境與時間15\o"CurrentDocument"4.3測試結(jié)果分析15\o"CurrentDocument"5設(shè)計總結(jié)18參考文獻18附錄191.系統(tǒng)方案1.1剖析賽題本題要求設(shè)計一個雙路低頻信號發(fā)生器，以及一個能對信號進行頻域分析的儀器。難點主要在于較高的頻率精度與精確的幅值步進，以及對信號的頻域分析。為了實現(xiàn)高精度的頻率、幅度和相位調(diào)節(jié)，本設(shè)計需要選用具有較高工作頻率、大存儲容量的主控芯片，對于頻域分析的算法設(shè)計以及顯示需要一定的編程能力，且顯示器件的顯示效果等也是設(shè)計中需要解決的問題。1.2系統(tǒng)整體框圖系統(tǒng)整體電路框圖如圖1-1所示，主要包括信號發(fā)生、疊加和分析儀三部分。信號發(fā)生器圖1-1系統(tǒng)整體框圖信號發(fā)生器1.3各模塊實現(xiàn)方案要實現(xiàn)本設(shè)計的所有功能以及達到所要求的性能指標，就必須在各個模塊的實現(xiàn)方案上做到深思熟慮。針對各模塊的實現(xiàn)，分別有以下一些不同的設(shè)計方案。1.3.1信號發(fā)生器部分方案方案1：采用PLL頻率合成技術(shù)。其原理如圖1-2所示。圖1-2PLL原理框圖基本組成為：鑒相器(phasedetector)、環(huán)路濾波器(Loopfilter)、壓控振蕩器Voltagecontroloscillator)其系統(tǒng)傳遞函數(shù)公式如下：

CL(s)=G?)1+CL(s)=G?)1+G(S)?HCL(s)=G(S)(1-1)方案2：采用直接是頻率合成器原理，即DDS的原理，利用stm32內(nèi)置的DA功能，由stm32控制產(chǎn)生題目要求的各種波形，通過外置的矩陣鍵盤來控制輸出信號的幅值、頻率和相位等參數(shù)。STM32F103VCT6自帶兩個12位DAC，DAC轉(zhuǎn)換速率高達1MHz，能夠滿足設(shè)計要求。方案3：以嵌入式微處理器軟核NIOSII將微處理器、總線、數(shù)字頻率合成器、存儲器、I/O接口接中在一片F(xiàn)PGA上，創(chuàng)建一個SOPC系統(tǒng)，通過軟件編程實現(xiàn)不同頻率不同相位的波形方案1中的PLL技術(shù)為頻率合成中的早期技術(shù)，控制繁瑣，精度不高。方案2中利用STM32內(nèi)部具有可編程DAC，簡化硬件設(shè)計，同時也方便軟件編程，且STM32的最高工作頻率為72MHz，能夠?qū)崿F(xiàn)高精度的參數(shù)調(diào)節(jié)。而方案3中的FPGA編程復(fù)雜，相對單片機價格更高，且本設(shè)計主要為低頻信號的產(chǎn)生，無須使用FPGA也能滿足要求。綜上所述我們最終選擇方案2。1.3.2信號疊加部分方案信號疊加部分主要實現(xiàn)對于信號發(fā)生器輸出的正弦信號進行合成，保證合成后的疊加信號正確。我們采用了TI公司提供的TLV2372集成運放來設(shè)計。其具有廣泛帶寬，高轉(zhuǎn)換率的特點。有兩種搭建方案。方案1：同相比例加法器，如圖1-3所示。方案2：反相比例加法器，如圖1-4所示圖1-3反相比例加法器圖1-3反相比例加法器圖1-4反相比例加法器方案1同相比例加法電路存在共模輸入電壓，且調(diào)節(jié)比例大小困難應(yīng)用沒有反相電路廣泛。反相比列加法電路共模輸入電壓很小，能夠方便的增加或減少輸入信號個數(shù)，靈活調(diào)節(jié)比列系數(shù)。因此選擇方案21.3.3信號采集部分方案信號采集電路是將模擬的電壓信號轉(zhuǎn)換為數(shù)字信號。為后續(xù)的頻域分析提供離散的數(shù)列。核心器件是模數(shù)轉(zhuǎn)換芯片。方案1：采用獨立的AD采樣芯片，外接到分析儀的主控芯片上。方案2：采用主控芯片自帶的ADC采樣模塊。我們選擇的系統(tǒng)的分析儀主控芯片為STM32，其內(nèi)部自帶12位逐次逼近型的模擬數(shù)字轉(zhuǎn)換器，最大轉(zhuǎn)換速率為1MHz，可以替代一般的高速AD，因此我們選擇方案2。1.3.4頻域分析部分方案任何滿足狄里赫利條件的周期函數(shù)均可以分解為直流和許多余弦分量。如公式(1)所示f(t)=%+acos(Qt)+acos(20t)+...+bsin(d)+bsin(2Ot)+...TOC\o"1-5"\h\z21212avv(1-2)=號+Zacos(nOt)+Zbsin(nQt)n=1n=1從公式(1)中可以得出周期信號可以分解為各次諧波分量，式中Q表示基波頻率。頻域分析的主要目的就是分析出各個頻率的周期信號所對應(yīng)的幅值分量與相位分量。在頻率域信號通常由傅里葉變換來描述。通過采樣電路我們獲得的是離散序列，工程與理論研究中對于頻譜分析的通用方法為快速傅里葉變換(FFT)1.3.5顯示器的選擇顯示器主要用來顯示頻域分析的結(jié)果即頻譜圖，顯示器件能夠清晰快速顯示，主要有以下幾種方案。方案1：采用VGA顯示器進行顯示。方案2：采用串口示波器軟件進行窗口顯示。方案3：采用TFT-LCD即薄膜品體管液晶顯示器。方案4：采用12864液晶顯示?？紤]到設(shè)計要求中儀表低功耗的要求，方案1與方案2均通過接口與電腦相連。功耗較大，方案4中的12864液晶顯示部分，液晶掃描頻率較慢，無法跟進頻譜的變化，均不適合做顯示器，而STM32提供了與TFT-LCD的接口，編程迅速簡單且圖像顯示清晰。因此顯示器件選擇方案3，即通過TFT-LCD實現(xiàn)彩屏顯示效果最佳。

理論分析與計算2.1信號發(fā)生原理與計算2.1.1DDS原理設(shè)計中信號發(fā)生部分采用的原理是直接數(shù)字式頻率合成器DDS(DirectDigitalSynthesizer),實際上是一種分頻器：通過編程頻率控制字來分頻系統(tǒng)時鐘(SYSTEMCLOCK)以產(chǎn)生所需要的頻率。首先需要建立一個相應(yīng)波形的數(shù)表，然后用D/A模數(shù)轉(zhuǎn)換器形成模擬波形。DDS中通過改變尋址的步長來改變輸出信號的頻率，步長即為對數(shù)字波形查表的相位增量。幅值的改變通過編程改變波形數(shù)表中數(shù)據(jù)的大小來實現(xiàn)。DDS系統(tǒng)的核心是相位累加器，當累加器溢出時開始查表。2.1.2信號發(fā)生部分理論計算(1)頻率控制的理論計算以輸出正弦波為例，表格中的沒一個數(shù)據(jù)都對應(yīng)著0~2兀范圍內(nèi)的唯一相位，我們可以控制查表的起始次序來控制多個信號之間的相位關(guān)系。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號，驅(qū)動DAC，輸出模擬量。則加法器令累加器的溢出值為2N，系統(tǒng)CLK的時鐘頻率為fck，設(shè)步長為M數(shù)表的個數(shù)為n。則加法器則溢出的頻率:f0=fcl/2N(2-1)查表頻率為：(2-2)正弦波輸出周期為:(2-3)則步長控制字即為頻率控制字其與信號輸出頻率偵則溢出的頻率:f0=fcl/2N(2-1)查表頻率為：(2-2)正弦波輸出周期為:(2-3)則步長控制字即為頻率控制字其與信號輸出頻率偵的關(guān)系為M=n2nf/f^根據(jù)公式2-4即可靈活編程控制輸出信號的頻率。(2)幅度的調(diào)節(jié)與相位控制幅度調(diào)節(jié)只需要改變波形數(shù)表中的數(shù)值大小即可實現(xiàn)，只需通過一次計算即(2-4)可，相位控制則依據(jù)數(shù)表中有數(shù)值的個數(shù)為Sum。則第k個數(shù)據(jù)的相位為:中=360ok/Sum(2-5)程序控制中只需控制第一次查表的地址為數(shù)表的第k個數(shù)就可以控制輸出的起始相位。對于兩個信號相位差控制采用同樣的方式。2.2信號頻域分析原理由公式2-6可知系統(tǒng)產(chǎn)生的周期信號均可分解為直流加上各次諧波的形式:f(t)=幻+acos(Qt)+acos(20t)+...+bsin(Ot)+bsin(2Ot)+...(2-6)21212=號+工acos(nOt)+工bsin(nOt)n=1n=1(2-6)將三角函數(shù)形式表示的信號轉(zhuǎn)化為利用指數(shù)函數(shù)表示的信號，如公式(2-6)所示。Fn為傅里葉系數(shù)，其包含幅值信息與相位信息。f(t)=f(t)=黨Fejnotnn=—s傅里葉系數(shù)與三角函數(shù)表示的幅值關(guān)系為:「1,1,?,、Fn=2Ae^n=2(an-心F=\FIej%(2-7)(2-8)(2-9)中=-arctan(b/a)(2-9)頻域分析就是分析出各次諧波的幅值與相位。單片機采樣后得到離散的數(shù)字序列。因此我們的傅里葉變換的原理基礎(chǔ)為序列的傅里葉分析。周期為N的周期性序列fN(k)傅里葉展開式僅有N項，展開式為:(2-10)fN(k)=§Cejnwk=》Cej艾kw=2兀/Nn=0n=0(2-10)通過一系列理論計算得出離散傅里葉變換的公式:W=e-jw(2-11)DFS[f(k)]=F(n)=0-1f(k)WW=e-jw(2-11)上述公式便于單片機運算?？梢缘玫絝N(k)的N個獨立的分量。Fn(n)就包含了每個獨立分量的信息(頻率、幅值、相位)?？梢酝ㄟ^算法來計算出FN(n)，當采樣頻率足夠快時，N的值足夠大時，便可以近似的描繪出信號的頻譜圖。2.3采樣頻率的設(shè)定依據(jù)時域取樣定理：一個頻譜在區(qū)間(—七'七)為零的頻帶有限信號f⑺，可唯一由其在均勻間隔上的點f(nTs)確定T<1/2/。該定理是我們采樣頻率設(shè)定的首要依據(jù)。取樣定理要求我們的采樣頻率必須大于2倍的信號最高頻率。即:f>2九用DFT對連續(xù)信號進行頻譜分析必然是近似的，其近似程度與信號帶寬，采樣頻率和截取長度有關(guān)。系統(tǒng)設(shè)計中我們采用的采樣點的個數(shù)為N為256,采樣頻率為fs=6400Hz，可以計算得到頻譜圖的頻率精度為：Step=6400/256=25Hz滿足設(shè)計精度要求。電路與程序設(shè)計3.1信號發(fā)生器電路設(shè)計3.1.1主控部分電路信號發(fā)生電路主要基于DDS頻率合成原理，我們選擇了STM32VET6作為信號發(fā)生部分的主控芯片，其內(nèi)部自帶了2個12位DAC轉(zhuǎn)換器，同時內(nèi)部有直接存儲器存取（DMA）用來控制外設(shè)與存儲之間高速的數(shù)據(jù)傳輸。DAC具有較高的可編程性，通過編程來方便控制輸出信號的參數(shù)。信號發(fā)生電路由STM32最小系統(tǒng)與低通濾波器構(gòu)成STM32系統(tǒng)部分電路如下。圖3-1系統(tǒng)晶振與復(fù)位電路圖3-2系統(tǒng)晶振與復(fù)位電路圖3-3按鍵控制電路圖3-4圖3-1系統(tǒng)晶振與復(fù)位電路圖3-2系統(tǒng)晶振與復(fù)位電路鍵盤控制部分實現(xiàn)頻率，相位與幅度的預(yù)置功能。ASM117穩(wěn)壓芯片將從開關(guān)電源輸出的5V電壓穩(wěn)定到芯片的最佳工作電壓（3.3V）。為ADC提供高精度的參考電壓。3.1.2低通濾波電路DSS輸出信號有輸出頻帶有限，雜散大的缺點，設(shè)計中的頻帶要求可以滿足設(shè)計要求，為了減少雜散，使頻譜分析更為準確，我們采用有源低通濾波器來改善輸出波形。我們設(shè)計低通濾波電路來實現(xiàn)根據(jù)DDS原理，為了優(yōu)化輸出的信號我們設(shè)計了低通濾波電路。電路如圖3-5,為有源低通濾波器，有源濾波器的頻率范圍是由直流到500KHz，輸入電阻高，輸出電阻低，因此具有很強的隔離

功能。電路中的核心器件為運放TLV2372,具有較寬的電源電壓范圍，輸出電壓擺幅大等特點。VinVout圖3-5二階低通濾波設(shè)計中為了濾除高頻信號的干擾，我們設(shè)定的低通截止頻率為10KHz，如下：/\VVinVout圖3-5二階低通濾波設(shè)計中為了濾除高頻信號的干擾，我們設(shè)定的低通截止頻率為10KHz，如下：/\V(s)AA(s)=o=vpzxV(s)1+(3-A)sCR+(sCR)2i…VP計算過程(3-1)aLpQ=VPA(s)=A①2ocs2+ns+CO2Qc(3-2)(3-3)通過理論計算我們選用C1=C2=0.01uF，R5=R6=620。，增益設(shè)置為1。3.2信號疊加電路與射級跟隨器的設(shè)計3.2.1信號疊加電路為了實現(xiàn)使從信號發(fā)生器傳來的兩路信號進行合成，我們選擇同相輸入求和電路(如圖3-6)實現(xiàn)這一功能。電路中的核心器件為運放TLV2372，實現(xiàn)輸入信號的疊加輸出，通過理論計算選擇的電阻均為1K達到最佳的疊加效果。圖3-6信號疊加電路3.2.2電壓跟隨器的設(shè)計信號疊加之后輸出信號的幅值增大，當量輸入信號幅值之和大于3.3V時超出了AD采樣的范圍，我們首先設(shè)計了電阻衰減電路，同時設(shè)計一個射級跟隨器，實現(xiàn)信號的隔離，使整個電路簡化了阻抗匹配部分的計算。電路如圖3-7圖3-7電壓跟隨器3.3分析儀部分電路設(shè)計與算法實現(xiàn)3.3.1分析儀AD轉(zhuǎn)換與液晶顯示電路分析儀的主要功能是實現(xiàn)電壓信號的采集，頻域分析以及頻譜顯示，設(shè)計中采用快速傅里葉變換（FFT）算法來實現(xiàn)。選擇STM32作為主控芯片，頻譜描點選用TFT-LCD。ADC模塊為主控芯片STM32內(nèi)部自帶，簡化了硬件設(shè)計，其AD轉(zhuǎn)換速率最快達到1MHz。程序控制上通過寄存器對ADC模塊進行初始化，12位高精度與1MHz的高采樣頻率滿足頻譜分析的速率要求。顯示部分采樣TFT-LCD，其具有320*240的高分辨率,與分析儀主控制器有通用的接口。編程中我們使用ST公司提供的液晶顯示的庫函數(shù)來實現(xiàn)頻譜的顯示。接口電路原理圖如圖3-8所示圖3-8TFT-LCD接口電路3.3.2分析儀部分算法實現(xiàn)分析儀部分的核心算法我們采用快速傅里葉變換（FFT）,是一種離散傅里葉變換的快速算法，這一方法以分治法為策略遞歸地將長度為N的DFT分解為長度分別為N/2的兩個較短序列的DFT，以及與個旋轉(zhuǎn)因子的復(fù)數(shù)乘法。當N為偶數(shù)時分解為兩個長度為N/2的點的變換。設(shè)x（n）為N項的復(fù)數(shù)序列，在FFT中，利用WN的周期性和對稱性，把一個N項序列（N為偶數(shù)），分為兩個N/2項的子序列，每個N/2點DFT變換需要N次運算，再用N次運算把兩個N/2點的DFT變換組合成一個N點的DFT變換。這樣變換以后，總的運算次數(shù)為N2（N/2）2=NN2/2。減少了運算量，在FFT的算法中利用遞歸的思想N點的DFT變換就只需要Nlog2N次的運算，N在1024點時，運算量僅有1024次，點數(shù)越多，運算量的節(jié)約就越大。編程中我們利用STM32的庫函數(shù)進行FFT算法的調(diào)試。來實現(xiàn)頻譜的顯示。但是FFT存在頻譜泄露的問題，因為畢竟采樣率再高，也不能完全達到原來的連續(xù)時間信號準確。一般來說，可以用這些方法防治頻譜泄露，采樣頻率高一些，盡量取多的點做FFT分析，點數(shù)要是2的指數(shù)值，比如2的16次方（因為FFT都是在2的指數(shù)值上做的）；在做FFT前可以加凱撒或者漢明窗來減低泄露。本設(shè)計方案就通過加窗算法來防止頻譜泄露，達到效果的同時節(jié)省了計算量。泄露嚴重的頻譜，應(yīng)該是一個上頭尖，下面慢慢變寬的尖錐形，而純正的正弦波的理想頻譜應(yīng)該是在某頻點只有一個尖峰。

3.4程序設(shè)計3.4.1信號發(fā)生部分程序設(shè)計流程圖圖3-10TFT-LCD接口電路具體程序見附錄2。測試方案與測試結(jié)果4.1測試所用儀器FLUKE17BDigitalMultimeter多功能數(shù)字萬用表數(shù)字示波器TDS1002QF1055ASignalGeneratorEE1643函數(shù)信號發(fā)射器/計數(shù)器直流穩(wěn)壓電源DF1731SL1ATABT-3D頻率特性測試儀4.2測試環(huán)境與時間溫度：27.60^時間：20012年9月17日13點4.3測試結(jié)果分析4.3.1測試的數(shù)據(jù)(1)信號發(fā)生器部分調(diào)試表4-1頻率調(diào)節(jié)步進的與精度數(shù)據(jù)步進測試序列頻率改變量(Hz)頻率精度測試序列信號發(fā)生器理論頻率(Hz)示波器測量的實際頻率范圍(Hz)14.111000(998,1003)24..221250(1247,1254)34.231500(1499,1502)44.031750(1746,1751)53.942000(1995,2002)從表4-2中可以得出頻率調(diào)節(jié)的步進為精度精確到4Hz滿足題目中給出的10Hz的要求，頻率在5Hz范圍內(nèi)波動，滿足設(shè)計中1%的頻率精度要求。

表4-2幅度調(diào)節(jié)步進數(shù)據(jù)信號來源信號頻率幅值步進(mv)A100025.1A150025.5A200024.8B100025.0B150024.7B200025.2通過表格4-2可以得出幅度調(diào)節(jié)的步進為25mV，小于系統(tǒng)規(guī)定的最大值100mV(2)頻譜分析儀的測試表4-3頻譜分析儀的測試數(shù)據(jù)信號包含的頻率信號包含的頻率頻譜分析結(jié)果f1(Hz)f1(Hz)v1(mV)v2(mV)F1F2V1V215001600100010001520160092393915001600100020001520160098719411500180020002000152018401901201015001800200010001520184090119074.3.2波形圖(1)波形調(diào)試圖4-1正弦波與方波

圖4-2三角波與鋸齒波圖4-3兩路正弦波疊加波形(2)頻譜圖圖4-4隨機信號頻譜圖4-5兩路正弦信號頻譜從圖4-5中可以得出兩路正弦信號的頻率分別為1000Hz與2000Hz，幅值分別為988V、582mV。系統(tǒng)完全可以實現(xiàn)頻譜的描繪。設(shè)計總結(jié)從單元模塊的設(shè)計到整機系統(tǒng)的調(diào)試，我們始終把指標要求放在第一位，最終實現(xiàn)頻率步長4日乙幅值步長25mV,相位預(yù)值精度達到5度的高要求。輔助濾波電路使波形更為平穩(wěn)，F(xiàn)FT算法大大簡化了主控芯片的運算量，彩屏液品顯示部分能夠動態(tài)刷新數(shù)據(jù)。設(shè)計總體滿足題目要求。當然在設(shè)計中我們也遇到了許多困難，比如FFT算法的理解，頻譜的動態(tài)刷新等問題，經(jīng)過老師的悉心指導(dǎo)與大家的共同努力，在規(guī)定的時間內(nèi)完成了相應(yīng)的要求。我們?nèi)耐度?，但由于受設(shè)計時間及知識水平所限，部分設(shè)計不是很完美。設(shè)計的過程中，我們深刻的體驗到，成功不僅需要深厚而廣博的知識，而且更需要堅持不懈的意志以及團隊的協(xié)作精神。通過參加此次大賽，鍛煉了我們的動手和思維能力，也學(xué)到了很多實踐經(jīng)驗，提高了我們解決問題的能力。參考文獻譚博學(xué)，苗匯靜.集成電路原理及應(yīng)用（第2版）.北京:電子工業(yè)出版社,2008.段尚樞.運算放大器應(yīng)用基礎(chǔ)[M].哈爾濱：哈爾濱工業(yè)大學(xué)出版社，1992.高西全，丁玉梅.數(shù)字信號處理（第三版）.西安：西安電子科技大學(xué)出版社，2008.高有堂，朱清慧.電子設(shè)計與實戰(zhàn)指導(dǎo).北京：電子工業(yè)出版社，2006.譚浩強.C語言程序設(shè)計（第三版）.北京：清華大學(xué)出版社，2005.7于學(xué)禹郝梅等.Protel2004電路設(shè)計入門與應(yīng)用.北京：機械工業(yè)出版社，2004附錄：附錄1測試工具實物圖附錄2核心部分程序(1)DDS部分核心程序voidFRE_Ajust(uint16_tFRE_A){TIM_TimeBaseStructInit(&TIM_TimeBaseStructure);TIM_TimeBaseStructure.TIM_Period=FRE_A;TIM_TimeBaseStructure.TIM_Prescaler=0x00;TIM_TimeBaseStructure.TIM_ClockDivision=0x0;TIM_TimeBaseStructure.TIM_CounterMode=TIM_CounterMode_Up;TIM_TimeBaseInit(TIM2,&TIM_TimeBaseStructure);/*TIM2TRGOselection*/TIM_SelectOutputTrigger(TIM2,TIM_TRGOSource_Update);/*DACchannellConfiguration*/DAC_InitStructure.DAC_Trigger=DAC_Trigger_T2_TRGO;DAC_InitStructure.DAC_WaveGeneration=DAC_WaveGeneration_None;DAC_InitStructure.DAC_OutputBuffer=DAC_OutputBuffer_Disable;DAC_Init(DAC_Channel_1,&DAC_InitStructure);//DAC_InitStructure.DAC_Trigger=DAC_Trigger_T2_TRGO;//DAC_InitStructure.DAC_WaveGeneration=DAC_WaveGeneration_Triangle;//DAC_InitStructure.DAC_LFSRUnmask_TriangleAmplitude=DAC_TriangleAmplitude_2047;//DAC_InitStructure.DAC_OutputBuffer=DAC_OutputBuffer_Disable;///*DACchannel2Configuration*///DAC_Init(DAC_Channel_2,&DAC_InitStructure);/*FillSine32bittable*/Mode_Select();〃切換波形DMA_DeInit(DMA2_Channel3);//DMA_DeInit(DMA2_Channel5);DMA_InitStructure.DMA_PeripheralBaseAddr=DAC_DHR12R1_Address;DMA_InitStructure.DMA_MemoryBaseAddr=(uint32_t)&DualSine12bit;DMA_InitStructure.DMA_DIR=DMA_DIR_PeripheralDST;DMA_InitStructure.DMA_BufferSize=256;DMA_InitStructure.DMA_PeripheralInc=DMA_PeripheralInc_Disable;DMA_InitStructure.DMA_MemoryInc=DMA_MemoryInc_Enable;DMA_InitStructure.DMA_PeripheralDataSize=DMA_PeripheralDataSize_Word;DMA_InitStructure.DMA_MemoryDataSize=DMA_MemoryDataSize_Word;DMA_InitStructure.DMA_Mode=DMA_Mode_Circular;DMA_InitStructure.DMA_Priority=DMA_Priority_High;DMA_Ini