最新ARM+FPGA第八次課課件

ARM+FPGA第八次課ARM+FPGA第八次課提要1.SOPC概述2.FPGA的嵌入式處理器3.SOPC開發(fā)工具及開發(fā)流程4.嵌入式系統(tǒng)應(yīng)用實(shí)例提要1.SOPC概述2最新ARM+FPGA第八次課課件3最新ARM+FPGA第八次課課件4最新ARM+FPGA第八次課課件5最新ARM+FPGA第八次課課件6最新ARM+FPGA第八次課課件7最新ARM+FPGA第八次課課件8是否需要在FPGA中嵌入處理器？FPGA適合用于邏輯控制、接口控制、規(guī)則數(shù)據(jù)處理，設(shè)計(jì)具有復(fù)雜算法和邏輯控制系統(tǒng)時，需要結(jié)合使用嵌入式處理器對系統(tǒng)集成度要求較高，將處理器嵌入FPGA能最大限度地提高系統(tǒng)集成度，降低系統(tǒng)設(shè)計(jì)復(fù)雜度，加快上市時間。對需求變化提供較大的靈活性，在FPGA中嵌入處理器較為合適。FPGA與芯片處理器的結(jié)合的優(yōu)點(diǎn)是無須重做一塊新PCB或采用新的處理器就能夠?qū)?、硬件進(jìn)行調(diào)試，對變更進(jìn)行測試。2FPGA的嵌入式處理器是否需要在FPGA中嵌入處理器？2FPGA的嵌入式處理器9選擇軟核處理器還是硬核處理器？對處理器的性能要求不高（僅要求幾個到一兩百個DMIPS，采用不多的FPGA資源就可以，則采用嵌入軟核處理器是合適的選擇。需要數(shù)據(jù)、協(xié)議處理能力超過300DMIPS，且難以由多個處理器分擔(dān)，則采用1,100MIPS的高性能PowerPC嵌入硬核處理器較合適。FPGA中嵌入的處理器應(yīng)當(dāng)與FPGA及其所面向的市場、應(yīng)用需求相匹配。在中低性能FPGA中采用MicroBlaze、Nios/NiosII等軟核處理器，在高性能平臺FPGA中采用PowerPC高性能硬核處理器。例如采用Spartan3FPGA中的MicroBlaze軟核處理器實(shí)現(xiàn)中低復(fù)雜度系統(tǒng)控制和低速協(xié)議處理，采用Vitex-5FXT平臺FPGA中的PowerPC440實(shí)現(xiàn)大批量的數(shù)據(jù)處理和復(fù)雜的高速網(wǎng)絡(luò)協(xié)議處理。2FPGA的嵌入式處理器選擇軟核處理器還是硬核處理器？2FPGA的嵌入式處理器10選擇通用處理器還是專用處理器？在性能均等的情況下，采用專用處理器還是通用的ARM、PowerPC處理器，主要取決于對工具包的支持情況和對可移植性的需求。為有效實(shí)現(xiàn)與FPGA邏輯的整合，專用處理器一般需要廠商自己提供的編譯、仿真、調(diào)試工具。如果集成ARM、PowerPC等通用處理器則可以更多地采用GCC、GDB等通用開發(fā)工具。通用處理器也具有更廣泛的開發(fā)社區(qū)支持，具有更豐富、更成熟的資源。從可移植性的角度，通用處理器也要優(yōu)于專用軟核處理器。以前采用ARM、PowerPC等外置通用處理器的系統(tǒng)設(shè)計(jì)可以輕松地移植到FPGA內(nèi)部的嵌入處理器。當(dāng)采用FPGA的系統(tǒng)設(shè)計(jì)達(dá)到一定量后需轉(zhuǎn)化為ASIC時，通用嵌入處理器也更容易轉(zhuǎn)化，因?yàn)榇蟮木гS一般都有ARM7/9、PowerPC的工藝庫。

2FPGA的嵌入式處理器選擇通用處理器還是專用處理器？2FPGA的嵌入式處理器11FPGA中的處理資源的快速增長促進(jìn)了設(shè)計(jì)方法學(xué)的變化從新的系統(tǒng)設(shè)計(jì)觀點(diǎn)角度重新考慮嵌入式系統(tǒng)中FPGA與嵌入式處理器的相互關(guān)系，可以更好地滿足復(fù)雜系統(tǒng)對性能、電路設(shè)計(jì)、功耗、保密性方面的苛刻要求。將FPGA看作數(shù)字系統(tǒng)集成的平臺，統(tǒng)一考慮接口、邏輯控制、協(xié)處理和系統(tǒng)控制，統(tǒng)一考慮硬件邏輯處理和軟件邏輯，統(tǒng)一考慮FPGA中的硬件開發(fā)和軟件開發(fā)，并根據(jù)系統(tǒng)需要做出合理的平衡。2FPGA的嵌入式處理器FPGA中的處理資源的快速增長促進(jìn)了設(shè)計(jì)方法學(xué)的變化2FP12QUARTUSII+SOPCBuilder+NiosIIIDE3SOPC開發(fā)工具及開發(fā)流程EDK(XPS+SDK)+ISE－參考書《基于EDK的FPGA嵌入式系統(tǒng)開發(fā)》QUARTUSII3SOPC開發(fā)工具及開發(fā)流程EDK(X13最新ARM+FPGA第八次課課件14最新ARM+FPGA第八次課課件154嵌入式系統(tǒng)應(yīng)用實(shí)例4嵌入式系統(tǒng)應(yīng)用實(shí)例164.1基于Altera公司的Excalibur系列芯片的EPXA10開發(fā)板4.1基于Altera公司的Excalibur系列芯片的E174.1.1Excalibur系列芯片內(nèi)部結(jié)構(gòu)

4.1.1Excalibur系列芯片內(nèi)部結(jié)構(gòu)184.1.2ARM-ARM922T工作頻率最高可達(dá)200MHz；采用5級流水線，指令執(zhí)行效率更高；提供1.1MIPS/MHz的哈佛總線結(jié)構(gòu)；支持32位ARMv4T指令集和16位Thumb擴(kuò)展指令集；支持32位AMBA總線接口，便于外部擴(kuò)充；具有全性能的內(nèi)存管理單元（MMU），支持WindowsCE、Linux、PalmOS等多種主流嵌入式操作系統(tǒng)；具有8K的指令緩存和8K數(shù)據(jù)緩存，能實(shí)現(xiàn)更高效的指令和數(shù)據(jù)處理；支持C語言和匯編語言編程。4.1.2ARM-ARM922T工作頻率最高可達(dá)200MH194.1.3FPGA查找表（LUT）邏輯,乘積項(xiàng)（Product-Term）邏輯,嵌入式增強(qiáng)型存儲器，可以嵌入大量的MegaCore、AMPP函數(shù)和IP核,最高工作頻率可達(dá)100MHz,非常適于片上可編程系統(tǒng)（SOPC）設(shè)計(jì)

4.1.3FPGA查找表（LUT）邏輯,204.1.4先進(jìn)的存儲支持

集成了2塊SRAM和1或2塊DPRAMSRAM的容量為2×16Kbytes；DPRAM的容量為1×16KbytesSDRAM控制器用于控制片外單倍速（SDR133MHz）/雙倍速（DDR266MHz）SDRAM，支持容量高達(dá)512MbytesEBI接口最多可外接4個存儲設(shè)備，如Flash存儲器、SRAM等，總?cè)萘扛哌_(dá)128Mbytes

4.1.4先進(jìn)的存儲支持集成了2塊SRAM和1或2塊DP214.1.5其它嵌入式周邊外設(shè)

UARTPLLsTimer中斷控制器WatchdogTimer

4.1.5其它嵌入式周邊外設(shè)UART224.1.6Excalibur系列芯片支持引導(dǎo)方式

Flash引導(dǎo)配置：將設(shè)計(jì)下載到片外FlashMemory中，設(shè)計(jì)中必須包含對ARM的應(yīng)用。啟動時需要系統(tǒng)引導(dǎo)ARM啟動，這個任務(wù)由下載到Flash中Bootloader文件來完成。然后ARM為主動，初始化各種寄存器、劃分地址空間以及配置FPGA邏輯。最后將程序代碼段拷貝到SRAM或SDRAM中，開始執(zhí)行用戶代碼。E2PROM引導(dǎo)配置：將設(shè)計(jì)下載到片外E2PROM中，設(shè)計(jì)中可以只包含F(xiàn)PGA部分的應(yīng)用。啟動時FPGA為主動，初始化各種寄存器、劃分地址空間以及配置FPGA邏輯，這時ARM處于復(fù)位狀態(tài)。配置完成后，如果有對ARM的應(yīng)用，則ARM解除復(fù)位，開始執(zhí)行E2PROM中的用戶代碼。反之，ARM一直處于復(fù)位狀態(tài)。直接配置芯片：將設(shè)計(jì)通過下載線直接對芯片進(jìn)行引導(dǎo)配置，將用戶代碼下載到片內(nèi)SRAM中，配置完成直接運(yùn)行。以這種方式配置的芯片，掉電數(shù)據(jù)就會丟失。（開發(fā)調(diào)試階段常用）4.1.6Excalibur系列芯片支持引導(dǎo)方式Flas234.1.7Excalibur系列芯片的通訊方式ARM作為AHB1總線的主控，直接訪問AHB1總線的從屬資源，包括SDRAM控制器、片上SRAM、中斷控制器、定時器等。ARM作為AHB1總線的主控，通過AHB1-2橋訪問AHB2總線上的從屬資源，包括UART、EBI、SRAM、Stripe-To-FPGA橋等，同時通過Stripe-To-FPGA橋?qū)PGA進(jìn)行訪問和控制。

FPGA通過AHB2的總線主控FPGA-To-Stripe橋訪問AHB2總線上的從屬資源，包括SRAM、SDRAM控制器、UART等。總線仲裁確保了每一時刻只有一個總線主控可以啟動數(shù)據(jù)傳輸。總線譯碼器用來為數(shù)據(jù)傳輸提供目標(biāo)設(shè)備的地址和片選信號。4.1.7Excalibur系列芯片的通訊方式ARM作為A244.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng)

4.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)254.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng)

4.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)264.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng)

4.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)27

4.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng)

4.2基于Altera公司的Excalibur284.2基于FPGA+ARM實(shí)現(xiàn)的星敏感器4.2基于FPGA+ARM實(shí)現(xiàn)的星敏感器294.2.1星敏感器的原理框圖4.2.1星敏感器的原理框圖304.2.2星敏感器的相關(guān)技術(shù)鏡頭設(shè)計(jì)圖像傳感器選擇圖像驅(qū)動圖像處理（星圖識別）4.2.2星敏感器的相關(guān)技術(shù)鏡頭設(shè)計(jì)31－鏡頭設(shè)計(jì)焦距

孔徑－鏡頭設(shè)計(jì)焦距32－圖像傳感器選擇CCD（電荷耦合器件）

幀間轉(zhuǎn)移型幀轉(zhuǎn)移型全幀型CMOS圖像傳感器

APS(有源象素傳感器）

TFCAPS－圖像傳感器選擇CCD（電荷耦合器件）33－圖像傳感器選擇（CCDvsCMOS結(jié)構(gòu)）CMOS圖像傳感器－圖像傳感器選擇（CCDvsCMOS結(jié)構(gòu)）CMOS圖像34－圖像傳感器選擇（CCDvsCMOS芯片）STAR1000CMOS圖像傳感器大面陣CCD圖像傳感器－圖像傳感器選擇（CCDvsCMOS芯片）STAR10035－圖像驅(qū)動（CCD時序）－圖像驅(qū)動（CCD時序）36－圖像驅(qū)動（CMOS時序）－圖像驅(qū)動（CMOS時序）37－圖像處理（星圖識別）ARM處理器

DSP處理器－圖像處理（星圖識別）ARM處理器384.2.3原理樣機(jī)4.2.3原理樣機(jī)394.2.4原理樣機(jī)－FPGA圖像驅(qū)動電路板4.2.4原理樣機(jī)－FPGA圖像驅(qū)動電路板404.2.4原理樣機(jī)－ARM圖像處理電路板ARM處理器4.2.4原理樣機(jī)－ARM圖像處理電路板ARM處理器41

4.2.5拍攝的星圖4.2.5拍攝的星圖42最新ARM+FPGA第八次課課件43ARM+FPGA第八次課ARM+FPGA第八次課提要1.SOPC概述2.FPGA的嵌入式處理器3.SOPC開發(fā)工具及開發(fā)流程4.嵌入式系統(tǒng)應(yīng)用實(shí)例提要1.SOPC概述45最新ARM+FPGA第八次課課件46最新ARM+FPGA第八次課課件47最新ARM+FPGA第八次課課件48最新ARM+FPGA第八次課課件49最新ARM+FPGA第八次課課件50最新ARM+FPGA第八次課課件51是否需要在FPGA中嵌入處理器？FPGA適合用于邏輯控制、接口控制、規(guī)則數(shù)據(jù)處理，設(shè)計(jì)具有復(fù)雜算法和邏輯控制系統(tǒng)時，需要結(jié)合使用嵌入式處理器對系統(tǒng)集成度要求較高，將處理器嵌入FPGA能最大限度地提高系統(tǒng)集成度，降低系統(tǒng)設(shè)計(jì)復(fù)雜度，加快上市時間。對需求變化提供較大的靈活性，在FPGA中嵌入處理器較為合適。FPGA與芯片處理器的結(jié)合的優(yōu)點(diǎn)是無須重做一塊新PCB或采用新的處理器就能夠?qū)?、硬件進(jìn)行調(diào)試，對變更進(jìn)行測試。2FPGA的嵌入式處理器是否需要在FPGA中嵌入處理器？2FPGA的嵌入式處理器52選擇軟核處理器還是硬核處理器？對處理器的性能要求不高（僅要求幾個到一兩百個DMIPS，采用不多的FPGA資源就可以，則采用嵌入軟核處理器是合適的選擇。需要數(shù)據(jù)、協(xié)議處理能力超過300DMIPS，且難以由多個處理器分擔(dān)，則采用1,100MIPS的高性能PowerPC嵌入硬核處理器較合適。FPGA中嵌入的處理器應(yīng)當(dāng)與FPGA及其所面向的市場、應(yīng)用需求相匹配。在中低性能FPGA中采用MicroBlaze、Nios/NiosII等軟核處理器，在高性能平臺FPGA中采用PowerPC高性能硬核處理器。例如采用Spartan3FPGA中的MicroBlaze軟核處理器實(shí)現(xiàn)中低復(fù)雜度系統(tǒng)控制和低速協(xié)議處理，采用Vitex-5FXT平臺FPGA中的PowerPC440實(shí)現(xiàn)大批量的數(shù)據(jù)處理和復(fù)雜的高速網(wǎng)絡(luò)協(xié)議處理。2FPGA的嵌入式處理器選擇軟核處理器還是硬核處理器？2FPGA的嵌入式處理器53選擇通用處理器還是專用處理器？在性能均等的情況下，采用專用處理器還是通用的ARM、PowerPC處理器，主要取決于對工具包的支持情況和對可移植性的需求。為有效實(shí)現(xiàn)與FPGA邏輯的整合，專用處理器一般需要廠商自己提供的編譯、仿真、調(diào)試工具。如果集成ARM、PowerPC等通用處理器則可以更多地采用GCC、GDB等通用開發(fā)工具。通用處理器也具有更廣泛的開發(fā)社區(qū)支持，具有更豐富、更成熟的資源。從可移植性的角度，通用處理器也要優(yōu)于專用軟核處理器。以前采用ARM、PowerPC等外置通用處理器的系統(tǒng)設(shè)計(jì)可以輕松地移植到FPGA內(nèi)部的嵌入處理器。當(dāng)采用FPGA的系統(tǒng)設(shè)計(jì)達(dá)到一定量后需轉(zhuǎn)化為ASIC時，通用嵌入處理器也更容易轉(zhuǎn)化，因?yàn)榇蟮木гS一般都有ARM7/9、PowerPC的工藝庫。

2FPGA的嵌入式處理器選擇通用處理器還是專用處理器？2FPGA的嵌入式處理器54FPGA中的處理資源的快速增長促進(jìn)了設(shè)計(jì)方法學(xué)的變化從新的系統(tǒng)設(shè)計(jì)觀點(diǎn)角度重新考慮嵌入式系統(tǒng)中FPGA與嵌入式處理器的相互關(guān)系，可以更好地滿足復(fù)雜系統(tǒng)對性能、電路設(shè)計(jì)、功耗、保密性方面的苛刻要求。將FPGA看作數(shù)字系統(tǒng)集成的平臺，統(tǒng)一考慮接口、邏輯控制、協(xié)處理和系統(tǒng)控制，統(tǒng)一考慮硬件邏輯處理和軟件邏輯，統(tǒng)一考慮FPGA中的硬件開發(fā)和軟件開發(fā)，并根據(jù)系統(tǒng)需要做出合理的平衡。2FPGA的嵌入式處理器FPGA中的處理資源的快速增長促進(jìn)了設(shè)計(jì)方法學(xué)的變化2FP55QUARTUSII+SOPCBuilder+NiosIIIDE3SOPC開發(fā)工具及開發(fā)流程EDK(XPS+SDK)+ISE－參考書《基于EDK的FPGA嵌入式系統(tǒng)開發(fā)》QUARTUSII3SOPC開發(fā)工具及開發(fā)流程EDK(X56最新ARM+FPGA第八次課課件57最新ARM+FPGA第八次課課件584嵌入式系統(tǒng)應(yīng)用實(shí)例4嵌入式系統(tǒng)應(yīng)用實(shí)例594.1基于Altera公司的Excalibur系列芯片的EPXA10開發(fā)板4.1基于Altera公司的Excalibur系列芯片的E604.1.1Excalibur系列芯片內(nèi)部結(jié)構(gòu)

4.1.1Excalibur系列芯片內(nèi)部結(jié)構(gòu)614.1.2ARM-ARM922T工作頻率最高可達(dá)200MHz；采用5級流水線，指令執(zhí)行效率更高；提供1.1MIPS/MHz的哈佛總線結(jié)構(gòu)；支持32位ARMv4T指令集和16位Thumb擴(kuò)展指令集；支持32位AMBA總線接口，便于外部擴(kuò)充；具有全性能的內(nèi)存管理單元（MMU），支持WindowsCE、Linux、PalmOS等多種主流嵌入式操作系統(tǒng)；具有8K的指令緩存和8K數(shù)據(jù)緩存，能實(shí)現(xiàn)更高效的指令和數(shù)據(jù)處理；支持C語言和匯編語言編程。4.1.2ARM-ARM922T工作頻率最高可達(dá)200MH624.1.3FPGA查找表（LUT）邏輯,乘積項(xiàng)（Product-Term）邏輯,嵌入式增強(qiáng)型存儲器，可以嵌入大量的MegaCore、AMPP函數(shù)和IP核,最高工作頻率可達(dá)100MHz,非常適于片上可編程系統(tǒng)（SOPC）設(shè)計(jì)

4.1.3FPGA查找表（LUT）邏輯,634.1.4先進(jìn)的存儲支持

集成了2塊SRAM和1或2塊DPRAMSRAM的容量為2×16Kbytes；DPRAM的容量為1×16KbytesSDRAM控制器用于控制片外單倍速（SDR133MHz）/雙倍速（DDR266MHz）SDRAM，支持容量高達(dá)512MbytesEBI接口最多可外接4個存儲設(shè)備，如Flash存儲器、SRAM等，總?cè)萘扛哌_(dá)128Mbytes

4.1.4先進(jìn)的存儲支持集成了2塊SRAM和1或2塊DP644.1.5其它嵌入式周邊外設(shè)

UARTPLLsTimer中斷控制器WatchdogTimer

4.1.5其它嵌入式周邊外設(shè)UART654.1.6Excalibur系列芯片支持引導(dǎo)方式

Flash引導(dǎo)配置：將設(shè)計(jì)下載到片外FlashMemory中，設(shè)計(jì)中必須包含對ARM的應(yīng)用。啟動時需要系統(tǒng)引導(dǎo)ARM啟動，這個任務(wù)由下載到Flash中Bootloader文件來完成。然后ARM為主動，初始化各種寄存器、劃分地址空間以及配置FPGA邏輯。最后將程序代碼段拷貝到SRAM或SDRAM中，開始執(zhí)行用戶代碼。E2PROM引導(dǎo)配置：將設(shè)計(jì)下載到片外E2PROM中，設(shè)計(jì)中可以只包含F(xiàn)PGA部分的應(yīng)用。啟動時FPGA為主動，初始化各種寄存器、劃分地址空間以及配置FPGA邏輯，這時ARM處于復(fù)位狀態(tài)。配置完成后，如果有對ARM的應(yīng)用，則ARM解除復(fù)位，開始執(zhí)行E2PROM中的用戶代碼。反之，ARM一直處于復(fù)位狀態(tài)。直接配置芯片：將設(shè)計(jì)通過下載線直接對芯片進(jìn)行引導(dǎo)配置，將用戶代碼下載到片內(nèi)SRAM中，配置完成直接運(yùn)行。以這種方式配置的芯片，掉電數(shù)據(jù)就會丟失。（開發(fā)調(diào)試階段常用）4.1.6Excalibur系列芯片支持引導(dǎo)方式Flas664.1.7Excalibur系列芯片的通訊方式ARM作為AHB1總線的主控，直接訪問AHB1總線的從屬資源，包括SDRAM控制器、片上SRAM、中斷控制器、定時器等。ARM作為AHB1總線的主控，通過AHB1-2橋訪問AHB2總線上的從屬資源，包括UART、EBI、SRAM、Stripe-To-FPGA橋等，同時通過Stripe-To-FPGA橋?qū)PGA進(jìn)行訪問和控制。

FPGA通過AHB2的總線主控FPGA-To-Stripe橋訪問AHB2總線上的從屬資源，包括SRAM、SDRAM控制器、UART等。總線仲裁確保了每一時刻只有一個總線主控可以啟動數(shù)據(jù)傳輸?？偩€譯碼器用來為數(shù)據(jù)傳輸提供目標(biāo)設(shè)備的地址和片選信號。4.1.7Excalibur系列芯片的通訊方式ARM作為A674.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng)

4.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)684.2基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng)

4.2基于Altera公司的