《時(shí)序邏輯電路》單元基礎(chǔ)練習(xí)題

PAGEPAGE8《時(shí)序邏輯電路》單元基礎(chǔ)練習(xí)題一、填空題1、觸發(fā)器具有穩(wěn)定狀態(tài)。在輸入信號消失后，能保持輸出狀態(tài)不變，也就是說它具功能。在適當(dāng)觸發(fā)信號作用下，從一個(gè)穩(wěn)態(tài)變?yōu)榱硪粋€(gè)穩(wěn)態(tài)，因此觸發(fā)器可作信息的存貯單元。2、主從型觸發(fā)器可以避現(xiàn)象的產(chǎn)生。3觸發(fā)器按照邏輯功能來分類型主要以及只具功能的計(jì)數(shù)型觸發(fā)器。4、與非門構(gòu)成的基本RS觸發(fā)器的約束條件是R+S不能。5、觸發(fā)器電路中端RD端可以根據(jù)需要預(yù)先將觸發(fā)，而不受同步控制。6JK觸發(fā)器具和 邏輯功能。7、為提高觸發(fā)器工作的可靠性，增強(qiáng)抗干擾能力，常用 觸發(fā)器。其輸出狀僅取決于時(shí)觸發(fā)器的狀態(tài)。8、在數(shù)字電路中，按照邏輯功能和電路特點(diǎn)，各種數(shù)字集成電路可分為 邏電路邏輯電路兩大類。9、時(shí)序電路一般由具作用的 電路和具作用的 路兩部分組成。10常用于接收暫存?zhèn)鬟f數(shù)碼的時(shí)序電路存放n位二進(jìn)制數(shù)碼需觸發(fā)器。、能實(shí)操作的電路稱為計(jì)數(shù)器。計(jì)數(shù)器按CP控制方式不同可分?jǐn)?shù)器計(jì)數(shù)器進(jìn)制計(jì)數(shù)器是各種計(jì)數(shù)器的基礎(chǔ)。12、一個(gè)完整的數(shù)字譯碼顯示電路通常由 ， 部分組成。13、數(shù)碼寄存器采用方式存儲數(shù)碼，移位寄存器具特點(diǎn)。14、計(jì)數(shù)電路還常用器。15在頻率測試電路中若在0.0002s內(nèi)顯示器顯示為100則待測頻率 K。二、選擇題1、基本RS觸發(fā)器電路中，觸發(fā)脈沖消失后，其輸出狀態(tài)（ ）A：恢復(fù)原狀態(tài) B：保持現(xiàn)狀態(tài)C：出現(xiàn)新狀態(tài) D：不能確定2、觸發(fā)器與組合邏輯電路比較（ ）A：兩者都有記憶能力 B：只有組合邏輯電路有記憶能力JCKC：只有觸發(fā)器有記憶能力 D：兩者都沒有記憶能3、在圖中，由JKJCKA：D觸發(fā)器 B：基本RS觸發(fā)器C：T觸發(fā)器 D：同步RS觸發(fā)4D型觸發(fā)器邏輯功能為（ ）A：置、置1 B：置、置1、保持ABQn+100Qn01010111QnABQn+100Qn01010ABQn+100Qn01010111QnABQn+100Qn01010111不定ABQn+100不定01Qn10111QnABQn+100Qn01110Qn100A B C D6、某四位右移寄存器初始并行輸出狀態(tài)為若串行輸入數(shù)據(jù)為1001，則第三CP脈沖作用下，并行輸出的狀態(tài)為（ ）A：1111 B：0111 C：0011 D：10017、下列電路中不屬于時(shí)序電路是（ ）A：同步計(jì)數(shù)器 B：數(shù)碼寄存器 C：譯碼器 D：異步計(jì)數(shù)8、為了提高電路抗干擾能力，觸發(fā)脈沖寬度是（ ）A：越寬越好 B：越窄越好 C：無關(guān)的DKJDKJDKJDKJA B C D10、如圖對該觸發(fā)器波形圖說法正確的是（ ）A1時(shí)鐘脈沖Q狀態(tài)錯(cuò)B2時(shí)鐘脈沖Q狀態(tài)錯(cuò)

CP 1 2 3 4DDC：第3時(shí)鐘脈沖Q狀態(tài)錯(cuò)CP QD：第4時(shí)鐘脈沖Q狀態(tài)對 、下列說法錯(cuò)誤的是A：JK觸發(fā)器的特性方程是Q =JQ+KQn+1 n nB：n進(jìn)制計(jì)數(shù)器，所計(jì)最大十進(jìn)數(shù)為n-1。C：由觸發(fā)器工作性質(zhì)可知觸發(fā)器是一個(gè)雙穩(wěn)態(tài)電路。D：與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)S=1，R=012、四位移位寄存器可以寄存四位數(shù)碼，若將這些數(shù)碼全部從串行輸出端輸出，需經(jīng)個(gè)（ ）時(shí)鐘周期。A：3個(gè) B：4個(gè) C：6個(gè) D：8個(gè)13、一個(gè)512位移位寄存器用作延遲線。如果時(shí)鐘頻率是4MH，則數(shù)據(jù)通過該延遲線Z的時(shí)間為（ ）A：128us B：127.75us C：256us D：125us14、七個(gè)具有計(jì)數(shù)功能的T512KH，則此計(jì)數(shù)器最高Z位觸發(fā)器輸出脈沖頻率為（ ）A：8KHZ

B：2KHZ

C：128KHZ

D：4KHZ15、若需要每輸入1024個(gè)脈沖，分頻器能輸出一個(gè)脈沖，則這個(gè)分頻器最少需要的發(fā)器個(gè)數(shù)為（ ）A：9個(gè) B：10個(gè) C：8個(gè) D：11個(gè)三、電路綜合分析題1. 如圖某JK0，試根據(jù)圖所示CP和JK的信號波形，畫出輸出端Q的波形。Q Q CPJKQJ CP K2、圖為CC4027型集成觸發(fā)器的外引線排列圖，則：①該集成觸發(fā)器含有幾個(gè)何種類型觸發(fā)器。②各觸發(fā)器CP脈沖觸發(fā)電壓是什么？ 。③集成觸發(fā)器類型和電路電源電壓是多少。④各觸發(fā)器置位端的有效電平是什么？ 。⑤在圖中將腳外接電+V 腳與13腳連接；各觸發(fā)器置DD03160KHZ15腳輸出信號的頻率為多少？畫出連續(xù)41Q2QV 2Q 2Q 2CP 2R 2K 2J 2S161514 13161514 131211109CC4027CP1Q123456782Q1Q1Q1CP1RD1K1J1SDVSS3、由D觸發(fā)器組成的移位寄存器如圖所示。已知CP和D 的輸入波形如圖，設(shè)各觸SL發(fā)器的初態(tài)為0，試列出其電路的時(shí)序狀態(tài)表，畫出Q～Q的各輸出波形圖。0 3Q0Q0Q1Q2FF0FF1FF2FF3DSLDDDDCCCCCP3112345678CPDCP DSLCP DSLQ0Q1Q2Q300000Q0Q1Q2Q44、分析如圖電路邏輯功能。并說明電路觸發(fā)有效電平？Y為電路輸出狀態(tài)。XYXY≥1≥15、74LS194是四位雙向移位寄存器，試：①若串行輸入數(shù)碼是依次由輸入端D 輸入，此時(shí)工作方式控制端MMSR 1 0 應(yīng)置 狀態(tài)，經(jīng)過6個(gè)CP脈沖后 0 3②若串行輸入數(shù)碼是依次由輸入端D 輸入，此時(shí)工作方式控制端MMSL 1 0 應(yīng)置 狀態(tài)，經(jīng)過6個(gè)CP脈沖后 0 3③應(yīng)用電路如圖，先清零，試填寫輸出狀態(tài)表，并分析其電路功能。CPQ0QCPQ0Q1Q2Q30000012345678M1 SL Q Q Q Q0 1 2 3 1C

M00CR16、CT74LS162為四位二進(jìn)制加法計(jì)數(shù)器，試用CR端或LD端設(shè)計(jì)構(gòu)成十進(jìn)制計(jì)數(shù)器Q Q Q Q3 2 1 0C0Q Q Q Q3 2 1 0C0LDCRQ Q Q Q3 2 1