南理工-電子技術(shù)第5章講稿

第5章時(shí)序邏輯電路的分析與設(shè)計(jì)XZQW組合電路存儲(chǔ)電路外部輸入信號(hào)外部輸出信號(hào)驅(qū)動(dòng)信號(hào)狀態(tài)信號(hào)時(shí)序電路的框圖：描述時(shí)序電路的三組方程：輸出方程:Z(tn)=F[X(tn),Q(tn)]

驅(qū)動(dòng)方程:W(tn)=G[X(tn),Q(tn)]

狀態(tài)方程:Q(tn+1)=H[W(tn),Q(tn)]時(shí)序電路分類：

根據(jù)存儲(chǔ)單元的狀態(tài)改變是否在統(tǒng)一的時(shí)鐘脈沖控制下同時(shí)發(fā)生來分：同步時(shí)序電路；異步時(shí)序電路。根據(jù)輸出信號(hào)的特點(diǎn)來分：米里(Mealy)型：輸出信號(hào)不僅僅取決于存儲(chǔ)電路的狀態(tài)，而且還取決于外部輸入信號(hào)。摩爾(Moore)型：輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)，而和該時(shí)刻的外部輸入信號(hào)無關(guān)。5.1MSI構(gòu)成的時(shí)序邏輯電路5.1.1寄存器和移位寄存器1.寄存器寄存器用途:暫時(shí)存放二進(jìn)制數(shù)碼.①4位D觸發(fā)器寄存器(74175)1DC1QQR1DC1QQR1DC1QQR1DC1QQR11CPRDd1d2d3d4Q1Q1Q2Q2Q3Q3Q4Q4輸入輸出RDCPdQn+1Qn+10××011↑1101↑00110×QnQnQ1Q1Q2Q2Q3Q3Q4Q4d1d2d3d41DRC1RDCP②具有三態(tài)輸出的四位緩沖數(shù)據(jù)寄存器(74173)74173功能表RDCPG1G2MNQ1Q2Q3Q41×××00000000000d1d2d3d401×00Q1Q2Q3Q40×100Q1Q2Q3Q41××1×Z1D

▽d1Q1d2Q2d3Q3d4Q4MNG1G2CP&&RENC1RD

：為緩沖器符號(hào)；：三態(tài)符號(hào)。③8位可選址寄存器(74259)

輸入RDEN10DQi選址鎖存

11QiQi

保持

00DLDMUX01LL清零選址鎖存輸出未選址鎖存輸出功能nnn功能表地址輸入A2A1A0

00000011010201131004101511061117地址鎖存

地址選擇表9,0D10,0DQ09,1D10,1DQ19,2D10,2DQ29,3D10,3DQ39,4D10,4DQ49,5D10,5DQ59,6D10,6DQ69,7D10,7DQ7Z10Z9G8210}M07A0A1A2ENDRD邏輯符號(hào)2.移位寄存器功能:存放代碼;移位.分類:按移位方向分類:①單向移位寄存器;②雙向移位寄存器.2)按輸入輸出的方式分類:①串入---串出;②串入---并出;③并入---串出;④并入---并出.移位寄存器組成:移位寄存器中的存儲(chǔ)電路可用時(shí)鐘控制的無空翻的D、RS或JK觸發(fā)器組成。(1)單向移位寄存器a)串入---串/并出單向移存器1DC1QF01DC1QF11DC1QF21DC1QF3Vi串行輸入CP移位脈沖Q0Q1Q2Q3串行輸出V0

各觸發(fā)器初態(tài)為0,Vi依次輸入1→0→1→1時(shí)的波形圖CPViQ0Q1Q2Q3101101011001010001000001在連續(xù)四個(gè)CP脈沖后,在Q0、Q1、Q2和Q3端得到并行輸出信號(hào)；若再連續(xù)輸入CP脈沖,可在串行輸出端得到串行輸出信號(hào).b)串/并入---串出單向移存器RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCP接收V0串行輸出串行輸入移位脈沖F0F1F2F3工作原理：1)串行輸入RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCP接收V0串行輸出串行輸入移位脈沖0111112)并行輸入:RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCP接收V0串行輸出串行輸入移位脈沖0011110000①清零②接收(以D0D1D2D3=1010為例)11100111001100(2)雙向移位寄存器多功能雙向移位寄存器741943,4DD0Q1Q2Q3Q0RRD1,4D3,4D3,4D3,4D2,4DD1D2D3DSRDSLC41→/2←10}M03SASBCPSRG474194RDSASBCP功能

0清零

100保持

101右移

110左移

111并行置數(shù)×××↑↑↑↑注意：清零為異步；置數(shù)為同步。74194邏輯電路結(jié)構(gòu)示意：1DQC1FiD0D1D2D3A1A0SASB1DQC1Fi+11DQC1Fi-1Qi-1QiQi+1Qi+1QiQi-1DiCPRRRRD用兩片74194接成八位雙向移位寄存器3,4DD0Q1Q2Q3Q0RRD1,4D3,4D3,4D3,4D2,4DD1D2D3DSRDSLC41→/2←10}M03SASBCPSRG474194(1)3,4DD4Q5Q6Q7Q4R1,4D3,4D3,4D3,4D2,4DD5D6D7DSRDSLC41→/2←10}M03SRG474194(2)3.移位寄存器的應(yīng)用舉例(1)可編程分頻器3,4DQ1Q2Q3Q0RRD1,4D3,4D3,4D3,4D2,4DDSRDSLC41→/2←10}M03SASBCPSRG474194(1)3,4DQ5Q6Q7Q4R1,4D3,4D3,4D3,4D2,4DDSRC41→/2←10}M03SRG474194(2)&BIN/OCT765432101241A0A1A274138EN1Z’Z1(2)串行加法器n位移存器

(1)n位移存器

(2)n+1位移存器

(3)FAQ1DC1RXnYnDSRDSRCi-1CiSixiyiZn+1nn置數(shù)清零移位脈沖串行輸出并行輸出(3)串行累加器n位移存器

(1)n位移存器

(2)FAQ1DC1RXnCi-1CiSixiyin清零移位脈沖串行輸出并行輸出Zn5.1.2計(jì)數(shù)器計(jì)數(shù)器功能:統(tǒng)計(jì)輸入脈沖的個(gè)數(shù).

計(jì)數(shù)器除了直接用于計(jì)數(shù)外,還可以用于定時(shí)器、分頻器、程序控制器、信號(hào)發(fā)生器等多種數(shù)字設(shè)備中.計(jì)數(shù)器分類：A：同步計(jì)數(shù)器；異步計(jì)數(shù)器。B：二進(jìn)制計(jì)數(shù)器；非二進(jìn)制計(jì)數(shù)器。1.同步二進(jìn)制計(jì)數(shù)器1)電路組成和邏輯功能分析

以由T觸發(fā)器構(gòu)成的四位同步二進(jìn)制加法計(jì)數(shù)器為例進(jìn)行討論.CP:計(jì)數(shù)脈沖;Q3Q2Q1Q0:計(jì)數(shù)器的輸出狀態(tài);C:計(jì)數(shù)器的進(jìn)位標(biāo)志.1J1KC1F0QQ0T0=11J1KC1F1QQ1T11J1KC1F2QQ2T21J1KC1F0QQ3T3&&&CPCG3G2G1Q3為高位;Q0為低位.計(jì)數(shù)器的驅(qū)動(dòng)方程和輸出方程T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0C=Q3Q2Q1Q0nnnnnnnnnnQ3Q2Q1Q0Q3Q2Q1Q0C000000010000100100001000110001101000010001010010101100011001110011110000100010010100110100101010110101111000110011010110111100111011110

111100001

QnQn+1狀態(tài)表CP

根據(jù)T觸發(fā)器的特性方程:Qn+1=TQn+TQn

=T⊕Qn狀態(tài)方程:Qn+1=QnQn+1=Qn⊕

QnQn+1=Qn⊕(QnQn)Qn+1=Qn⊕(QnQnQn)000001111222332)同步二進(jìn)制加法計(jì)數(shù)器的特點(diǎn)由n

個(gè)觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器的模為2n,

沒有多余狀態(tài),狀態(tài)利用率最高;(2)用T觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器,其電路結(jié)構(gòu)有兩條規(guī)則:①T0=1;②Ti=Qi-1Qi-2…Q0(i≠0).(3)同步計(jì)數(shù)器工作速度快,這種計(jì)數(shù)器的最高工作頻率可達(dá)

fmax=1tPF+tPG3)MSI同步二進(jìn)制加法計(jì)數(shù)器MSI同步二進(jìn)制加法計(jì)數(shù)器典型器件有74161、74163等,它們都是四位同步加法計(jì)數(shù)器.CPRDLDENPENT功能

0異步清零

10同步置數(shù)

1101保持(包括CO的狀態(tài))110保持(CO=0)1111同步計(jì)數(shù)×××××××××↑↑74161功能表1615141312111091234567874161VCCCOQ0Q1Q2Q3ENTLDRDCPD0D1D2D3ENPGNDD0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16RDLDENTENPCP3CT=15CO[1][2][4][8]7416174161內(nèi)部電路分析：以計(jì)數(shù)器中間某一位為例：≥1&&&1…LDQi-1…Q0&&&FiDi&QQiQn-1…Q0…ENPENTCOCP1J1KC1RD001011DiDi10110001110111利用多片74161實(shí)現(xiàn)計(jì)數(shù)器的位數(shù)擴(kuò)展:D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161D4Q5Q6Q7Q4R1,5DD5D6D7C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161D8Q9Q10Q11Q8R1,5DD9D10D11C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENTENPENTENP1111111111實(shí)現(xiàn)模212計(jì)數(shù)器方案之一問題:能否將后兩個(gè)芯片的ENP和ENT的接法置換?D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161D4Q5Q6Q7Q4R1,5DD5D6D7C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161D8Q9Q10Q11Q8R1,5DD9D10D11C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENPENTENPENT1111111111

111110000D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161D4Q5Q6Q7Q4R1,5DD5D6D7C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161D8Q9Q10Q11Q8R1,5DD9D10D11C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENTENPENTENP111111111實(shí)現(xiàn)模212計(jì)數(shù)器方案之二問題:方案一和方案二相比,哪一種計(jì)數(shù)速度快.2.異步二進(jìn)制計(jì)數(shù)器1)電路組成和功能分析由下降邊沿觸發(fā)的T’觸發(fā)器構(gòu)成的四位二進(jìn)制加法計(jì)數(shù)器:1J1KC1RQQ1F0Q011J1KC1RQQF1Q11J1KC1RQQ1F2Q21J1KC1RQQ1F3Q3RDCP電路圖波形圖12345678910111213141516010101010101010100011001100110011000001111000011110

00000000111111110CPQ0Q1Q2Q3如將電路改為：1J1KC1RQQ1F0Q011J1KC1RQQF1Q11J1KC1RQQ1F2Q21J1KC1RQQ1F3Q3RDCP即將前一級(jí)的Q端和后一級(jí)的CP端相連，則輸出波形為：1234567891011121314151601010101010101010011001100110011000111100001111000001111111100000000CPQ0Q1Q2Q3為二進(jìn)制減法計(jì)數(shù)器2)異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)異步二進(jìn)制計(jì)數(shù)器可由T’觸發(fā)器構(gòu)成,觸發(fā)器之間串接,

低位觸發(fā)器的輸出,作為高位觸發(fā)器的時(shí)鐘.

當(dāng)采用下降邊沿觸發(fā)器時(shí),如將Qi和CPi+1相連,則構(gòu)成加法計(jì)數(shù)器;如將Qi和CPi+1相連,則構(gòu)成減法計(jì)數(shù)器;

當(dāng)采用上升邊沿觸發(fā)器時(shí),如將Qi和CPi+1相連,則構(gòu)成減法計(jì)數(shù)器;如將Qi和CPi+1相連,則構(gòu)成加法計(jì)數(shù)器;●用D觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器的例子:1DC1QQF0Q0CP1DC1QQF1Q11DC1QQF2Q21DC1QQF3Q3異步二進(jìn)制減法計(jì)數(shù)器問：為何種類型計(jì)數(shù)器(2)異步二進(jìn)制計(jì)數(shù)器,由于觸發(fā)器的狀態(tài)翻轉(zhuǎn)是由低位向高位逐級(jí)進(jìn)行的，因此,計(jì)數(shù)速度較低.(3)若CP脈沖的頻率為f,則Q0、Q1、Q2、Q3

輸出脈沖的頻率分別為f、f、f、f。常稱這種計(jì)數(shù)器為分頻器。1412181163.二進(jìn)制可逆計(jì)數(shù)器可逆計(jì)數(shù)器具有兩種形式:①有加減控制的可逆計(jì)數(shù)器:這種電路有一個(gè)CP脈沖

輸入端,有一個(gè)加減控制端,電路作何種計(jì)數(shù),由加減控制端的控制信號(hào)來決定;②雙時(shí)鐘可逆計(jì)數(shù)器:這種電路有兩個(gè)CP脈沖輸入端,

電路作不同計(jì)數(shù)時(shí),分別從不同的CP端輸入.有加/減控制的同步二進(jìn)制可逆計(jì)數(shù)器電路的設(shè)計(jì)思路：以T觸發(fā)器設(shè)計(jì)例1J1KC1FiQQiQQiMUXCPU/DQi-1Qi-2…Q010Qi-1Qi-2…Q0Ti(1)i=0T0=1;(2)i≠0Ti如圖所示：有加/減控制的同步4位二進(jìn)制可逆計(jì)數(shù)器電路1J1KC1F0QQ011J1KC1F1QQ11J1KC1F2QQ21J1KC1F0QQ3CPQQQ0Q1QQ3&&&&&&&&&Q0Q0Q1Q1Q2Q21U/DQ2Q當(dāng)U/D=0時(shí),各觸發(fā)器的驅(qū)動(dòng)方程為:T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0

符合減法計(jì)數(shù)器的驅(qū)動(dòng)方程;當(dāng)U/D=1時(shí),各觸發(fā)器的驅(qū)動(dòng)方程為:T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0

符合加法計(jì)數(shù)器的驅(qū)動(dòng)方程;

雙時(shí)鐘二進(jìn)制可逆計(jì)數(shù)器設(shè)計(jì)思想示意：

以T’觸發(fā)器設(shè)計(jì)為例(1)i=0CP0=CPU+CPD1J1KC1FiQQiQQiCPiQi-1Qi-2…Q0Qi-1Qi-2…Q01≥&&CPUCPD當(dāng)作加計(jì)數(shù)時(shí)，CPD=0;當(dāng)作減計(jì)數(shù)時(shí)，CPU=0.(2)i≠0CPi如圖示:4.同步十進(jìn)制8421BCD碼計(jì)數(shù)器1)電路組成和邏輯功能分析1J1KC1F0QQ011J1KC1F1QQ11J1KC1F2Q1J1KC1F0QCPQQQQ3Q2Q&&&C≥1&&Q3Q0Q1Q0Q3Q0Q3Q0Q2Q1Q0驅(qū)動(dòng)方程和輸出方程：T0=1T1=Q3Q0nnT2=Q1Q0nnT3=Q2Q1Q0+Q3Q0nnnnnC=Q3Q0nn電路狀態(tài)方程Q2=Q2⊕（Q1Q0）nnn+1nQ0=Q0n+1nQ3=Q3⊕（Q2Q1Q0+Q3Q0）nnnnnnn+1Q1=Q1⊕（Q3Q0）nnnn+1Q3Q2Q1Q0Q3Q2Q1Q0

C000000010000100100001000110001101000010001010010101100011001110011110000100010010100100001101010110101101101110011010110101001111011110111100101n+1n+1n+1n+1nnnn狀態(tài)表無效狀態(tài)同步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖有效狀態(tài)圈無效狀態(tài)無效狀態(tài)0000000100100011010001010110011110001001111011111100110110111010100000000000110Q3Q2Q1Q0/C/12）同步十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法：目的：根據(jù)十進(jìn)制計(jì)數(shù)器的狀態(tài)表（即設(shè)計(jì)要求），求電路結(jié)構(gòu)圖（即驅(qū)動(dòng)方程和輸出方程）。以T觸發(fā)器構(gòu)成8421BCD碼加法計(jì)數(shù)器為例討論(1)列出8421BCD碼加法計(jì)數(shù)器的狀態(tài)表;(2)根據(jù)8421BCD碼加法計(jì)數(shù)器的狀態(tài)表,列出各觸發(fā)器所需要的驅(qū)動(dòng)信號(hào);(3)根據(jù)狀態(tài)表,求輸出方程和驅(qū)動(dòng)方程并化簡(jiǎn);(4)畫電路圖設(shè)計(jì)步驟:Q3Q2Q1Q0Q3Q2Q1Q0

C0000000100001001000010001100011010000100010100101011000110011100111100001000100101001000011010×××××1011×××××1100×××××1101×××××1110×××××1111×××××n+1n+1n+1n+1nnnn狀態(tài)表T3T2T1T00001001100010111000100110001111100011001××××××××××××××××××××××××驅(qū)動(dòng)信號(hào)由表可得驅(qū)動(dòng)方程和輸出方程:例T3的驅(qū)動(dòng)方程為Q1Q0Q3Q2000111100001111011××××××T3=Q3Q0+Q2Q1Q03)計(jì)數(shù)器的自啟動(dòng)特性

時(shí)序電路由于某種原因進(jìn)入無效狀態(tài),若在若干個(gè)時(shí)鐘脈沖作用下,能自行返回到某個(gè)有效狀態(tài),進(jìn)入有效循環(huán)圈,則稱該電路具有自啟動(dòng)特性.否則就不具有自啟動(dòng)特性.

在上述設(shè)計(jì)中，從最簡(jiǎn)化的角度進(jìn)行電路設(shè)計(jì)，得到的結(jié)果正好能自啟動(dòng)。否則要修改設(shè)計(jì)。4)MSI同步十進(jìn)制計(jì)數(shù)器D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10RDLDENTENPCP3CT=9CO[1][2][4][8]7416074160為中規(guī)模集成同步十進(jìn)制加法計(jì)數(shù)器,其邏輯符號(hào)、功能表、引腳圖均和同步二進(jìn)制計(jì)數(shù)器74161類同.5.異步十進(jìn)制計(jì)數(shù)器1)電路組成和邏輯功能分析由下降邊沿觸發(fā)的T’觸發(fā)器構(gòu)成的異步十進(jìn)制加法計(jì)數(shù)器:1J1KC1RQQ1F0Q011J1KC1RQQF1Q11J1KC1RQQ1F2Q21J1KC1RQQ1F3Q3CP電路圖&12345678910CPQQQ1Q2Q3波形圖0000000100100011010001010110011110001001111011111100110110111010Q3Q2Q1Q0狀態(tài)圖2)MSI異步十進(jìn)制計(jì)數(shù)器MSI異步十進(jìn)制計(jì)數(shù)器的型號(hào)有74290、74176、74196等，這些計(jì)數(shù)器的共同特點(diǎn)是：每個(gè)電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組為模2計(jì)數(shù)器，另一組為模5計(jì)數(shù)器，通過外電路連接，可構(gòu)成十進(jìn)制計(jì)數(shù)器。74290(二—五—十進(jìn)制計(jì)數(shù)器)Q0Q1Q2Q3DIV2DIV5&&R0(1)R0(2)S9(1)S9(2)CTRCP0CP1模5計(jì)數(shù)器狀態(tài)圖:000001010011100Q3Q2Q1下降邊沿翻轉(zhuǎn)①R0(1)=R0(2)=1,異步清零有效,輸出清零;②S9(1)=S9(2)=1,異步置9有效,輸出置9:Q3Q2Q1Q0=1001;③將Q0和CP1相連,計(jì)數(shù)脈沖從CP0輸入,Q3Q2Q1Q0輸出,

構(gòu)成8421BCD碼計(jì)數(shù)器;④將Q3和CP0相連,計(jì)數(shù)脈沖從CP1輸入,Q0Q3Q2Q1輸出,

構(gòu)成5421BCD碼計(jì)數(shù)器;Q0Q1Q2Q3DIV2DIV5&&R0(1)R0(2)S9(1)S9(2)CTRCPCP100000000100100011010001010110011110001001Q3Q2Q1Q0Q0Q1Q2Q3DIV2DIV5&&R0(1)R0(2)S9(1)S9(2)CTRCP00000000100100011010010001001101010111100Q0Q3Q2Q1*異步模5計(jì)數(shù)器電路工作原理:11J1KC1QQF1Q11J1KC1QQ1F2Q21J1KC1QQ1F3Q3CP電路圖&(2)當(dāng)Q2Q1≠11時(shí),J3=0,Q3將保持0狀態(tài)不變,J1=1不變.當(dāng)Q3=0時(shí),Q3=1.F1和F2構(gòu)成異步二進(jìn)制加法計(jì)數(shù)器.

在CP脈沖的作用下,Q2Q1按00,01,10,11,00..變化.110001000(3)當(dāng)Q2Q1=11時(shí),J3=1,在下一個(gè)CP作用下,Q3將由0狀態(tài)變?yōu)?狀態(tài),同時(shí)J1變?yōu)?.這時(shí),Q3Q2Q1=100,J1=J3=0.(4)在上述條件下,在下一個(gè)CP脈沖作用下,電路回到

Q3Q2Q1=000狀態(tài).完成一個(gè)循環(huán)周期.綜上所述，電路狀態(tài)圖為：000001010011100Q3Q2Q1自啟動(dòng)特性討論：當(dāng)Q3Q2Q1=101時(shí)，J3J1=00，則下一個(gè)狀態(tài)為010；(2)當(dāng)Q3Q2Q1=110時(shí)，J3J1=00，則下一個(gè)狀態(tài)為010；

(3)當(dāng)Q3Q2Q1=111時(shí)，J3J1=10，則下一個(gè)狀態(tài)為000；

11J1KC1QQF1Q11J1KC1QQ1F2Q21J1KC1QQ1F3Q3CP電路圖&電路能自啟動(dòng)101011111由74290構(gòu)成模100(兩位十進(jìn)制)計(jì)數(shù)器:Q0Q1Q2Q3DIV2DIV5&&R0(1)R0(2)S9(1)S9(2)CTRCP0CP1Q0Q1Q2Q3DIV2DIV5&&R0(1)R0(2)S9(1)S9(2)CTRCP0CP16.任意進(jìn)制計(jì)數(shù)器

利用已有的中規(guī)模集成計(jì)數(shù)器,經(jīng)外電路的不同連接,以得到所需任意進(jìn)制計(jì)數(shù)器,是數(shù)字電路中的一項(xiàng)關(guān)鍵技術(shù).1)反饋復(fù)位法控制異步清零端RD來獲得任意進(jìn)制計(jì)數(shù)器。CPQ0Q1Q2波形圖000001010011100101110Q2Q1Q0狀態(tài)圖D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=9CO[1][2][4][8]74160&原理圖11RDLD1例：試用74160構(gòu)成模6加法計(jì)數(shù)器。例：試用四位二進(jìn)制計(jì)數(shù)器74161構(gòu)成模10計(jì)數(shù)器。D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]74161&原理圖11RDLD100000001001000110100010101100111100010011010Q3Q2Q1Q0狀態(tài)圖復(fù)位法的缺點(diǎn)：①存在一個(gè)極短的過渡狀態(tài)；②清零的可靠性較差。提高清零可靠性的改進(jìn)電路：當(dāng)CP上升沿到達(dá)，使輸出為0110時(shí)，門G1輸出為0，G2輸出為1，G3輸出為0。G3輸出的0信號(hào)使清零有效，該信號(hào)在CP=1期間不變。D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=9CO[1][2][4][8]74160&11RDLD1&&G1G2G32)反饋置位法(置數(shù)法)利用計(jì)數(shù)器的預(yù)置數(shù)控制端來獲得任意進(jìn)制計(jì)數(shù)器.例:試用74161實(shí)現(xiàn)模10計(jì)數(shù)器.0000000100100011010001010110011110001001Q3Q2Q1Q0狀態(tài)圖D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]74161&原理圖11RDLD10110011110001001101010111100110111101111Q3Q2Q1Q0狀態(tài)圖D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]741611原理圖11RDLD10110模10計(jì)數(shù)器的另一種方案例:用74161構(gòu)成5421BCD碼計(jì)數(shù)器.0000000100100011010010001001101010111100Q3Q2Q1Q0狀態(tài)圖方案一：在同一電路中既采用置數(shù)，又采用清零方法。方案二：只采用置數(shù)法，在不同的位置置不同的數(shù)。D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]74161111RDLD10001例:試用74161構(gòu)成一個(gè)可控模10計(jì)數(shù)器,要求:X=1,電路為5421BCD碼計(jì)數(shù)器;X=0,電路為8421BCD碼計(jì)數(shù)器.D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]74161&11RDLD0001X&X用置數(shù)法構(gòu)成5421BCD碼計(jì)數(shù)器用復(fù)位法構(gòu)成8421BCD碼計(jì)數(shù)器例：試用74161構(gòu)成模100同步計(jì)數(shù)器。分析：模100計(jì)數(shù)器需用兩片74161構(gòu)成(8位二進(jìn)制計(jì)數(shù)器的模值為256),模100計(jì)數(shù)器可從0計(jì)到99.而99的二進(jìn)制數(shù)為01100011.Q1Q2Q3Q0R1,5DC5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161Q5Q6Q7Q4R1,5DC5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENTENP11111&模100同步計(jì)數(shù)器5.1.3移位寄存器型計(jì)數(shù)器

移位寄存器型計(jì)數(shù)器,是指在移位寄存器的基礎(chǔ)上加反饋電路而構(gòu)成的具有特殊編碼的同步計(jì)數(shù)器.

移位寄存器型計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移符合移位寄存器的規(guī)律,即除去第一級(jí)外,其余各級(jí)滿足:Qi=Qi-1

n+1n移位寄存器型計(jì)數(shù)器框圖1DC1QF0CP1DC1QF11DC1QFn-1反饋邏輯電路1.環(huán)形計(jì)數(shù)器1)電路組成1DC1QF0CP1DC1QF11DC1QF31DC1QF2(以四位環(huán)形計(jì)數(shù)器為例)特點(diǎn):將串行輸出端和串行輸入端相連.2)環(huán)形計(jì)數(shù)器狀態(tài)圖1110

01111101

1011110001101001001110000100000100100101101000001111有效循環(huán)無效循環(huán)3)實(shí)現(xiàn)自啟動(dòng)的方法①可利用觸發(fā)器的置位和復(fù)位端，將電路初始狀態(tài)預(yù)置成有效循環(huán)中的某一狀態(tài)；②重新設(shè)計(jì)反饋電路，使電路具有自啟動(dòng)特性。設(shè)計(jì)方法如下：(1)列表確定反饋函數(shù)f;Q0Q1Q2Q3Q0Q1Q2Q3

f

100001000

010000100

001000010

000110001000010001

0011

00010

0101

00100

0110

00110

0111

00110100101000101001010101101010110001100110101100111001110111101110n+1n+1n+1n+1nnnn(2)作反饋函數(shù)f的卡諾圖,求f的最簡(jiǎn)表達(dá)式;0001111000011110Q0Q1Q2Q311f=Q0Q1Q2(3)畫邏輯圖1DC1QF0CP1DC1QF11DC1QF31DC1QF2&QQQQf4)用MSI構(gòu)成的能自啟動(dòng)環(huán)形計(jì)數(shù)器3,4DQ1Q2Q3Q0R1,4D3,4D3,4D3,4D2,4DDSRC41→/2←10}M03SASBCPSRG4741941000≥111如輸出均為0,則通過DSR移入1,進(jìn)入有效循環(huán);否則經(jīng)過移位,總會(huì)將1移到Q3處,電路進(jìn)入置數(shù)狀態(tài),置入1000,進(jìn)入有效循環(huán)狀態(tài)5)環(huán)形計(jì)數(shù)器的特點(diǎn)①環(huán)形計(jì)數(shù)器附帶有譯碼器功能;②環(huán)形計(jì)數(shù)器的輸出波形為順序脈沖;CPQ0Q1Q2Q3常稱環(huán)形計(jì)數(shù)器為順序脈沖發(fā)生器.③環(huán)形計(jì)數(shù)器的缺點(diǎn)是狀態(tài)利用效率低,n個(gè)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器僅有n個(gè)有效狀態(tài),有2n-n個(gè)無效狀態(tài).2.扭環(huán)形計(jì)數(shù)器1)電路組成和邏輯功能分析1DC1QF0CP1DC1QF11DC1QF31DC1QF2D0=Q300101001010010100101101101101101無效循環(huán)00001000110011100001001101111111有效循環(huán)可在無效循環(huán)圈內(nèi)選合適的狀態(tài),通過修改反饋函數(shù),達(dá)到自啟動(dòng)的目的.0001111000011110Q0Q1Q2Q31001100110011001

原狀態(tài)圖D0=Q30001111000011110Q0Q1Q2Q31001100111011101修改后的狀態(tài)圖D0=Q3+Q0Q2(可有多種方案)2)實(shí)現(xiàn)自啟動(dòng)的方法00101001010010100101101101101101000010001100111000010011011111113)用中規(guī)模集成移位計(jì)數(shù)器構(gòu)成扭環(huán)形計(jì)數(shù)器3,4DQ1Q2Q3Q0R1,4D3,4D3,4D3,4D2,4DDSRC41→/2←10}M03SASBCPSRG4741940000110&&110010100101001010010110110110110100001000110011100001001101111111Q0Q1Q2Q3DSR=Q3+Q1Q2Q34)扭環(huán)形計(jì)數(shù)器的特點(diǎn)①扭環(huán)形計(jì)數(shù)器輸出碼為循環(huán)碼，能有效防止冒險(xiǎn)現(xiàn)象;②扭環(huán)形計(jì)數(shù)器的輸出波形為：CPQ0Q1Q2Q3③扭環(huán)形計(jì)數(shù)器狀態(tài)的利用效率比環(huán)形計(jì)數(shù)器高,n個(gè)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器有2n個(gè)有效狀態(tài),有2n-2n個(gè)無效狀態(tài).5.2時(shí)序邏輯電路的分析方法分析目的:所謂分析，就是由給定電路，來找出電路的功能。對(duì)時(shí)序邏輯電路而言，本質(zhì)上是求電路在不同的外部輸入和當(dāng)前狀態(tài)條件下的輸出情況和狀態(tài)轉(zhuǎn)換規(guī)律.

同步時(shí)序邏輯電路和異步時(shí)序邏輯電路有不同的分析方法。5.2.1同步時(shí)序邏輯電路的分析方法

由于在同步時(shí)序電路中，各觸發(fā)器的動(dòng)作變化是在CP脈沖作用下同時(shí)發(fā)生的，因此，在同步電路的分析中,只要知道了在當(dāng)前狀態(tài)下各觸發(fā)器的輸入（即驅(qū)動(dòng)信號(hào)）,就能根據(jù)觸發(fā)器的特性方程,求得電路的下一個(gè)狀態(tài),最終找到電路的狀態(tài)轉(zhuǎn)換規(guī)律。(3)根據(jù)狀態(tài)方程和輸出方程,列出狀態(tài)表;(4)根據(jù)狀態(tài)表畫出狀態(tài)圖或時(shí)序圖;(5)由狀態(tài)表或狀態(tài)圖(或時(shí)序圖)說明電路的邏輯功能.分析步驟:列出時(shí)序電路的輸出方程和驅(qū)動(dòng)方程(即該時(shí)序電路中組合電路部分的邏輯函數(shù)表達(dá)式);(2)將上一步所得的驅(qū)動(dòng)方程代入觸發(fā)器的特性方程,導(dǎo)出電路的狀態(tài)方程;例:分析下列時(shí)序電路.=1=1&≥1QQ1J1KC1CPABZ(1)寫出輸出方程和驅(qū)動(dòng)方程.Z=A⊕B⊕QnJ=AB,K=A+B(2)寫出狀態(tài)方程.Qn+1=JQn+KQn=ABQn+(A+B)Qn=ABQn+AQn+BQn(3)列出狀態(tài)表.ABQnQn+1Z000000010101001011100001101101101011111(4)列狀態(tài)圖.0111/000/100/001/110/101/010/011/1QAB/Z=1=1&≥1QQ1J1KC1CPABZABQnQn+1Z000000010101001011100001101101101011111(5)說明邏輯功能.

串行輸入串行輸出的時(shí)序全加器.A和B為兩個(gè)二進(jìn)制加數(shù),Qn為低位來的進(jìn)位,Z表示相加的結(jié)果,Qn+1表示向高位的進(jìn)位.問題：全加器如何工作？例:分析下列時(shí)序電路的邏輯功能.1J1KC1QQF01J1KC1QQF1CP&1&&ZX輸出方程：Z=XQ0Q1nn驅(qū)動(dòng)方程：J0=XQ1

，K0=XJ1=X，K1=X+Q0nn狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnn由JK觸發(fā)器的特性方程：Qn+1=JQn+KQn狀態(tài)表XQ1Q0Q1Q0Z000000001000010000011000100100101110110010111111nnn+1n+1狀態(tài)圖001001110/00/00/00/01/01/01/01/1Q1Q0X/Z功能:1111序列檢測(cè)器輸出方程：Z=XQ0Q1nn狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnn5.2.2異步時(shí)序邏輯電路的分析方法異步時(shí)序邏輯電路分類:脈沖型:用脈沖的有無表示信號(hào);2)電位型:用電位的高低表示信號(hào);分析異步時(shí)序電路的規(guī)定:輸入信號(hào)只有在電路穩(wěn)定狀態(tài)時(shí)才發(fā)生變化;2)每一個(gè)時(shí)刻僅允許一個(gè)輸入變量發(fā)生變化.010110010

010110010

脈沖型異步時(shí)序電路的分析方法(通過舉例說明)邏輯方程：1DC1Q&QF11DC1QQF2&xy1y1y2zc1c2x為脈沖信號(hào)D1=y1,D2=y1,z=xy1y2C1=xy2,C2=x修改D觸發(fā)器的特性方程:Qn+1=DCP+QnCPCP=0: