實(shí)驗(yàn)二用SSI設(shè)計(jì)組合電路和冒險(xiǎn)現(xiàn)象觀察

實(shí)驗(yàn)二用SSI設(shè)計(jì)組合電路和

競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象觀察實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)原理實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)環(huán)境實(shí)驗(yàn)步驟實(shí)驗(yàn)報(bào)告（作業(yè)）1.掌握用SSI設(shè)計(jì)組合電路及其檢測(cè)方法(仿真)；2.觀察組合電路的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象(仿真)；3.學(xué)習(xí)使用Multisim軟件進(jìn)行電路設(shè)計(jì)和仿真。一、實(shí)驗(yàn)?zāi)康亩?shí)驗(yàn)原理1.用小規(guī)模器件(SSI)進(jìn)行組合電路設(shè)計(jì)的步驟(1)邏輯抽象；①設(shè)定變量--根據(jù)因果關(guān)系確定輸入、輸出變量；②狀態(tài)賦值--用0和1表示變量的不同狀態(tài)；③根據(jù)功能要求列出真值表。(2)由真值表寫出邏輯表達(dá)式，并化簡(jiǎn)得出最簡(jiǎn)與或表達(dá)式，有時(shí)需根據(jù)設(shè)計(jì)要求或元器件給定情況將表達(dá)式進(jìn)行變換。(3)根據(jù)最簡(jiǎn)表達(dá)式畫出邏輯圖(一般用與非門)。2.競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象&ABYYABVIL(max)VIL(max)消除冒險(xiǎn)的方法(1)接入濾波電容(2)引入選通脈沖(3)封鎖脈沖(4)修改邏輯設(shè)計(jì)三、實(shí)驗(yàn)內(nèi)容1.用與非門設(shè)計(jì)一個(gè)可以用來判別輸入的4位二進(jìn)制數(shù)B3B2B1B0數(shù)值范圍的電路。要求：僅當(dāng)2<B3B2B1B0<7時(shí)輸出Y才為1。2.用與非門設(shè)計(jì)一個(gè)保險(xiǎn)箱的數(shù)字代碼鎖。該鎖規(guī)定的4位代碼A1A2A3A4的輸入端和一個(gè)開箱鑰匙孔信號(hào)E的輸入端。鎖的代碼由實(shí)驗(yàn)者自編(如1011)，當(dāng)用鑰匙開箱時(shí)(E＝1)，如果輸入代碼符合該鎖規(guī)定代碼，保險(xiǎn)箱被打開(Z1=1)；如果不符，電路將發(fā)生報(bào)警信號(hào)(Z2=1)。3.按照表1設(shè)計(jì)一個(gè)組合邏輯電路00000000100010100111010000101001100011111000010010101011011011001110111110111111ABCDY表1實(shí)驗(yàn)3真值表設(shè)計(jì)要求：用最少數(shù)量的2輸入與非門設(shè)計(jì)，輸入信號(hào)僅提供原變量。4.競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的觀察與消除

基于實(shí)驗(yàn)3得到的組合電路，觀察競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象，并進(jìn)行消除。Multisim2001

--兩種繪圖方式：手工、自動(dòng)仿真儀器：

--邏輯轉(zhuǎn)換器、字發(fā)生器、74LS04(反相器)、74LS00(與非門)四、實(shí)驗(yàn)環(huán)境五、實(shí)驗(yàn)步驟1.判別輸入的4位二進(jìn)制數(shù)B3B2B1B0數(shù)值范圍的電路。(1)邏輯抽象（邏輯轉(zhuǎn)換器）(2)化簡(jiǎn)五、實(shí)驗(yàn)步驟1.判別輸入的4位二進(jìn)制數(shù)B3B2B1B0數(shù)值范圍的電路。(1)邏輯抽象（邏輯轉(zhuǎn)換器）(2)化簡(jiǎn)(3)用與非門實(shí)現(xiàn)自動(dòng)生成的組合邏輯圖：(4)功能測(cè)試。2.保險(xiǎn)箱的數(shù)字代碼鎖電路設(shè)計(jì)。方案一：自動(dòng)生成邏輯圖（已介紹）A1A2A3A4EZ1Z2XXXX0000000101000110100101010011101010010101011010110101011110110001011001101101010110111101100101110110111101011111101方案二：手繪邏輯圖(1)邏輯抽象(2)按下圖連線(3)功能測(cè)試(2)按下圖連線(3)功能測(cè)試3.按照表1設(shè)計(jì)一個(gè)組合邏輯電路。(1)輸入真值表00000000100010100111010000101001100011111000010010101011011011001110111110111111ABCDY表1實(shí)驗(yàn)3真值表(2)化簡(jiǎn)(3)畫邏輯圖(與非門)Y=A’B’C+A’CD+B’CD’+AB(4)靜態(tài)功能測(cè)試；4.競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象觀察和消除B=C=D=1時(shí)，在A加一1kHz方波信號(hào)，觀察冒險(xiǎn)現(xiàn)象。(1)競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象觀察Y=A’B’C+A’CD+B’CD’+AB(2)消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。①增加