數(shù)字電子技術(shù)閻石第五版第四章

第四章組合邏輯電路一、內(nèi)容提要

本章重點(diǎn)介紹組合邏輯電路的特點(diǎn)、分析與設(shè)計(jì)。在此基礎(chǔ)上，介紹常用的集成組合邏輯電路。最后介紹組合邏輯電路上存在地競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象，產(chǎn)生的原因及消除的方法。4.2組合邏輯電路的分析方法和設(shè)計(jì)方法4.3若干常用的組合邏輯電路

4.4組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象4.1概述二、本章內(nèi)容1、重點(diǎn)掌握的知識(shí)點(diǎn)（1）組合邏輯電路的分析方法；（2）組合邏輯電路的設(shè)計(jì)方法；（3）常用組合邏輯電路的工作原理及應(yīng)用。2、一般掌握的知識(shí)點(diǎn)（1）組合邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象；（2）組合邏輯電路消除競(jìng)爭(zhēng)-冒險(xiǎn)的方法。三、知識(shí)點(diǎn)4.1概述一、組合邏輯電路的特點(diǎn)邏輯電路組合邏輯電路時(shí)序邏輯電路功能：輸出只取決于當(dāng)前的輸入。

組成：門(mén)電路，不存在記憶元件。功能：輸出取決于當(dāng)前的輸入和原來(lái)的狀態(tài)。組成：組合電路、記憶元件。二、邏輯功能描述組合邏輯電路組合邏輯電路的框圖4.2組合邏輯電路的分析方法和設(shè)計(jì)方法一、組合邏輯電路的分析方法（步驟）例：組合電路如圖所示，分析該電路的邏輯功能。組合邏輯電路邏輯表達(dá)式最簡(jiǎn)表達(dá)式真值表邏輯功能解：（1）由邏輯圖逐級(jí)寫(xiě)出邏輯表達(dá)式（2）化簡(jiǎn)與變換化簡(jiǎn)后（4）分析邏輯功能當(dāng)A、B、C三個(gè)變量不一致時(shí)，電路輸出為“1”，所以這個(gè)電路稱為“不一致電路”。（3）由表達(dá)式列出真值表ALBC00001001010111010011101101111110二、組合邏輯電路的設(shè)計(jì)方法

工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問(wèn)題有以下幾個(gè)方面：①所用的邏輯器件數(shù)目最少，器件的種類最少，且器件之間的連線最簡(jiǎn)單。這樣的電路稱“最小化”電路。②滿足速度要求，應(yīng)使級(jí)數(shù)盡量少，以減少門(mén)電路的延遲。③功耗小，工作穩(wěn)定可靠。

二、組合邏輯電路的設(shè)計(jì)方法（步驟）1、邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表2、寫(xiě)出函數(shù)式3、選定器件類型4、根據(jù)所選器件：對(duì)邏輯式化簡(jiǎn)（用門(mén)） 變換（用MSI）

或進(jìn)行相應(yīng)的描述（PLD）5、畫(huà)出邏輯電路圖，或下載到PLD6、工藝設(shè)計(jì)組合邏輯電路的設(shè)計(jì)過(guò)程例1：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路如果信號(hào)燈出現(xiàn)故障，Z為1RAGZ1、邏輯抽象輸入變量:紅（R）、黃（A）、綠（G）輸出變量：

故障信號(hào)（Z）輸入變量輸出RAGZ000100100100011110001011110111112、寫(xiě)出邏輯表達(dá)式3、選用小規(guī)模SSI器件4、化簡(jiǎn)5、畫(huà)出邏輯圖邏輯圖之一邏輯圖之二

人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問(wèn)題，設(shè)計(jì)了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。

比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。

4.3若干常用的組合邏輯電路生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。

4.3.1編碼器數(shù)字電路只能以二進(jìn)制信號(hào)工作。

用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過(guò)程，稱為編碼。

實(shí)現(xiàn)編碼的邏輯電路，稱為編碼器。編碼器譯碼器

對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)如何確定位數(shù)N？

N位二進(jìn)制代碼可以表示多少個(gè)信號(hào)？例：對(duì)101鍵盤(pán)編碼時(shí)，采用幾位二進(jìn)制代碼？

編碼原則：N位二進(jìn)制代碼可以表示2N個(gè)信號(hào)，則對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)由2N≥M來(lái)確定位數(shù)N。例：對(duì)101鍵盤(pán)編碼時(shí)，采用了7位二進(jìn)制代碼ASCⅡ碼。27＝128＞101。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。一、普通編碼器

定義：任何時(shí)刻只允許輸入一個(gè)有效編碼請(qǐng)求信號(hào)，否則輸出將發(fā)生混亂。

舉例：以一個(gè)三位二進(jìn)制普通編碼器為例，說(shuō)明普通編碼器的工作原理。普通編碼器的方框圖輸入：八個(gè)信號(hào)（對(duì)象）

I0~I7（二值量）八個(gè)病房呼叫請(qǐng)求輸出：三位二進(jìn)制代碼

Y2Y1Y0稱八線—三線編碼器對(duì)病房編碼I0

I1

I2

I3

I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１

編碼器輸入輸出的對(duì)應(yīng)關(guān)系設(shè)輸入信號(hào)為1表示對(duì)該輸入進(jìn)行編碼。任何時(shí)刻只允許輸入一個(gè)編碼請(qǐng)求其它輸入取值組合不允許出現(xiàn)，為無(wú)關(guān)項(xiàng)。輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無(wú)關(guān)項(xiàng)化簡(jiǎn)(如果任何時(shí)刻8個(gè)輸入當(dāng)中只有一個(gè)取值為1，則輸入變量為其它取值下其值等于1的那些最小項(xiàng)均為約束項(xiàng))，得：二、優(yōu)先編碼器

在優(yōu)先編碼器中，允許同時(shí)輸入兩個(gè)以上的有效編碼請(qǐng)求信號(hào)。當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。

優(yōu)先級(jí)別的高低由設(shè)計(jì)者根據(jù)輸入信號(hào)的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。1、八線—三線優(yōu)先編碼器74HC148

低電平實(shí)例：

74HC148選通信號(hào)選通信號(hào)附

加

輸

出

信

號(hào)為0時(shí)，電路工作無(wú)編碼輸入為0時(shí)，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110控制端擴(kuò)展功能舉例：例：用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權(quán)最高···狀態(tài)11不工作01工作，但無(wú)輸入10工作，且有輸入00不可能出現(xiàn)第一片為高優(yōu)先權(quán)只有(1)無(wú)編碼輸入時(shí)，(2)才允許工作第(1)片

時(shí)表示對(duì)

的編碼低3位輸出應(yīng)是兩片的輸出的“或”74LS148功能仿真返回2、二-十進(jìn)制優(yōu)先編碼器將編成0110~1110的優(yōu)先權(quán)最高，最低輸入的低電平信號(hào)變成一個(gè)對(duì)應(yīng)的十進(jìn)制的編碼典型芯片74LS147功能表為：注（1）當(dāng)I1有輸入信號(hào)，其他輸出為高電平，輸出Y3Y2Y1Y0＝1110；（2）輸出代碼為對(duì)應(yīng)二進(jìn)制BCD碼的反碼，如I6＝0時(shí)，輸出為Y3Y2Y1Y0＝1001，為0110的反碼。74LS147一、模型A0A1An－1Y0Y1Ym-1n線－m線譯碼器全譯碼器部分譯碼器

4.3.2譯碼器

把代碼狀態(tài)的特定含義翻譯出來(lái)的過(guò)程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。譯碼器就是把一種代碼轉(zhuǎn)換成另一種代碼的電路。譯碼是編碼的逆過(guò)程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。

譯碼器(即

Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器

實(shí)現(xiàn)譯碼功能的電路

常用的譯碼器分為二進(jìn)制譯碼器、二－十進(jìn)制譯碼器和顯示譯碼器。二、二進(jìn)制譯碼器

設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。A0A1An－1Y0Y1Ym-1n線－m線譯碼器全譯碼器n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器

3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表邏輯表達(dá)式：用電路進(jìn)行實(shí)現(xiàn)

用二極管與門(mén)陣列組成的3線－8線譯碼器

集成譯碼器實(shí)例：74HC138低電平輸出附加控制端74HC138的功能表：輸入輸出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111利用附加控制端進(jìn)行擴(kuò)展例:用74HC138（3線—8線譯碼器）

4線—16線譯碼器D3=1D3=074LS138功能仿真返回

二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。二、二-十進(jìn)制譯碼器8421BCD碼譯碼器

把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二-十進(jìn)制譯碼器。

將BCD碼的十組代碼譯成0-9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，又稱4線–10線譯碼器。

10個(gè)譯碼輸出端，低電平0有效。4線-10線譯碼器74LS42邏輯示意圖Y’1Y’0Y’3Y’4Y’2Y’5Y’6Y’7Y’8Y’9A0A1A274LS42A3

8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。三、用譯碼器設(shè)計(jì)組合邏輯電路基本原理

3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng);

。。。

n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng);

任意函數(shù) 將n位二進(jìn)制譯碼輸出的最小項(xiàng)組合起來(lái)，可獲得任何形式的輸入變量不大于n的組合函數(shù)例：利用74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：四、顯示譯碼器

用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來(lái)的電路，稱為顯示譯碼器。

在數(shù)字系統(tǒng)中，經(jīng)常需要將數(shù)字或運(yùn)算結(jié)果顯示出來(lái)，以便人們觀測(cè)查看。數(shù)碼顯示電路是數(shù)字系統(tǒng)的重要組成部分。

數(shù)碼顯示電路通常由譯碼器、顯示器等部分組成。

顯示譯碼器的輸出信號(hào)用以驅(qū)動(dòng)顯示器件，顯示出0-9十個(gè)數(shù)字。數(shù)碼顯示電路通常由譯碼器、顯示器等部分組成。

這種顯示器由七段可發(fā)光的字段組合而成

1、七段數(shù)碼顯示器件

半導(dǎo)體數(shù)碼顯示器（LED）

七段數(shù)碼顯示器

液晶顯示器（LCD）

半導(dǎo)體數(shù)碼顯示器的優(yōu)點(diǎn)是工作電壓較低，體積小，壽命長(zhǎng)，工作可靠性高，響應(yīng)速度快，亮度高。缺點(diǎn)是工作電流大，耗電大。

液晶顯示器的主要優(yōu)點(diǎn)是功耗極小，工作電壓低。缺點(diǎn)是顯示不夠清晰，響應(yīng)速度慢。液晶是一種既具有液體的流動(dòng)性又具有晶體光學(xué)特性的有機(jī)化合物。外加電場(chǎng)能控制它的透明度和顯示的顏色，由此制成LCD。液晶顯示器兩個(gè)電極上加50HZ~500HZ的交變電壓。玻璃蓋板透明電極（正面電極）反射電極（公共電極）液晶加電場(chǎng)未加電場(chǎng)符號(hào)暗灰色優(yōu)點(diǎn)：功耗極低；缺點(diǎn)：亮度很低，響應(yīng)速度慢。透明色2、液晶顯示器（LCD）YA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3a數(shù)碼顯示器bcdefgbcdefgabcdefga

3、

數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字0001

驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)等翻譯成人們習(xí)慣的形式，并直觀地顯示出來(lái)的電路，稱為顯示譯碼器。①顯示器件發(fā)光二極管數(shù)碼管（LED數(shù)碼管）優(yōu)點(diǎn)：亮度高，響應(yīng)時(shí)間短；缺點(diǎn)：工作電流大。COMCOM②BCD－七段顯示譯碼器驅(qū)動(dòng)共陰極顯示器驅(qū)動(dòng)共陽(yáng)極顯示器輸出狀態(tài)為：

高電平或低電平輸出狀態(tài)為：

低電平或高阻態(tài)亮

滅

亮

滅下表為BCD－七段顯示譯碼器的真值表（驅(qū)動(dòng)共陰極數(shù)碼管）BCD七段字符顯示譯碼器真值表（代碼轉(zhuǎn)換器）7448

輸入輸出數(shù)字A3A2A1

A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000從真值表畫(huà)出Ya～Yg的卡諾圖，圈“0”然后求反可得各輸出端的邏輯式各輸出端的邏輯式為注：BCD－七段顯示譯碼器，不是最小項(xiàng)譯碼器，它是將4位BCD碼譯成7個(gè)代碼，廣義上也是譯碼器。七段顯示譯碼器7448的邏輯圖燈測(cè)試輸入端LT：

當(dāng)LT＝0

時(shí)，Ya~Yg全部置為1，使得數(shù)碼管顯示“8”7448的附加控制信號(hào)滅零輸入RBI：當(dāng)A3A2A1A0

＝0000時(shí)，若RBI＝0，則Ya~Yg全部置為0，滅燈滅燈輸入/滅零輸出BI/RBO：當(dāng)做為輸入端時(shí)，若BI/RBO＝0，無(wú)論輸入A3A2A1A0為何種狀態(tài)，無(wú)論輸入狀態(tài)是什么，數(shù)碼管熄滅，稱滅燈輸入控制端當(dāng)做為輸出端時(shí)，只有當(dāng)A3A2A1A0＝0000，且滅零輸入信號(hào)RBI＝0時(shí)，BI/RBO＝0，輸入稱滅零輸出端：因此BI/RBO＝0表示譯碼器將本來(lái)應(yīng)該顯示的零熄滅了

7448驅(qū)動(dòng)共陰極半導(dǎo)體數(shù)碼管BS201A的工作電路例：利用和的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制

整數(shù)部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號(hào)小數(shù)部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號(hào)RBORBIRBIRBORBORBI74LS47功能仿真返回?cái)?shù)據(jù)選擇器：在多路數(shù)據(jù)傳輸中，根據(jù)地址碼的要求，能把其中的一路信號(hào)挑選出來(lái)的電路就是數(shù)據(jù)選擇器，又稱多路選擇器或多路開(kāi)關(guān)。在數(shù)據(jù)選擇器中，要用地址輸入信號(hào)來(lái)完成挑選數(shù)據(jù)任務(wù)。一個(gè)4選1的數(shù)據(jù)選擇器，應(yīng)有兩個(gè)地址輸入端，共有=4種組合，每種組合可選擇對(duì)應(yīng)的一路輸入數(shù)據(jù)來(lái)輸出；同理，8選1數(shù)據(jù)選擇器，應(yīng)有3個(gè)地址輸入端；16選1數(shù)據(jù)選擇器，應(yīng)有4個(gè)地址輸入端；依次類推。4.3.3數(shù)據(jù)選擇器一、4選1數(shù)據(jù)選擇器

數(shù)據(jù)選擇器就是在數(shù)字信號(hào)的傳輸過(guò)程中，從一組數(shù)據(jù)中選出某一個(gè)來(lái)送到輸出端，也叫多路開(kāi)關(guān)。數(shù)據(jù)選擇的功能：在通道選擇信號(hào)的作用下，將多個(gè)通道的數(shù)據(jù)分時(shí)傳送到公共的數(shù)據(jù)通道上去的。例：“雙四選一”74HC153分析其中的一個(gè)“四選一”S1A1A0Y11XX0000D10001D11010D12011D13例：用兩個(gè)“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)數(shù)據(jù)選擇器的主要特點(diǎn)：

（1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。（2）提供了地址變量的全部最小項(xiàng)。（3）一般情況下，Di可以當(dāng)作一個(gè)變量處理。由于數(shù)據(jù)選擇器在輸入數(shù)據(jù)全部為1時(shí)，輸出為地址輸入變量全體最小項(xiàng)的和。而任何一個(gè)邏輯函數(shù)都可表示成最小項(xiàng)表達(dá)式，因此用數(shù)據(jù)選擇器可實(shí)現(xiàn)任何組合邏輯函數(shù)。

方法：如數(shù)據(jù)選擇器輸出表達(dá)式中包含邏輯函數(shù)的最小項(xiàng)時(shí)，則相應(yīng)的數(shù)據(jù)取1，而對(duì)于沒(méi)有包含的邏輯函數(shù)的最小項(xiàng)，則相應(yīng)的數(shù)據(jù)取0。這時(shí)，數(shù)據(jù)選擇器輸出的就是要實(shí)現(xiàn)的邏輯函數(shù)。

二、用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)可見(jiàn)：具有n位地址輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何形式輸入變量數(shù)不大于n＋1的組合邏輯函數(shù)。例：試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)交通信號(hào)燈監(jiān)視電路。例：分別用4選1和8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)解：（1）用四路數(shù)據(jù)選擇器實(shí)現(xiàn)

若將B、C作為地址輸入線，A或其他形式作為各數(shù)據(jù)的輸入端，將所給的邏輯函數(shù)表示成最小項(xiàng)之和地形式，即雙4選1數(shù)據(jù)選擇器74HC153的一個(gè)4選1數(shù)據(jù)選擇器的輸出端邏輯函數(shù)為則和所給函數(shù)相比較得：令A(yù)1=B，A0＝C，D10＝1，D11＝D12＝D13＝A(2)由8選1數(shù)據(jù)選擇器實(shí)現(xiàn)

先將所給邏輯函數(shù)寫(xiě)成最小項(xiàng)之和形式，即其電路連線如圖所示8選1數(shù)據(jù)選擇器74HC151的輸出端邏輯式為比較上面兩式，令:A2＝A，A1＝B，A0=C，D1＝D2＝D3=0，D0＝D4=D5=D6=D7=1比較上面兩式，令:A2＝A，A1＝B，A0=C，D1＝D2＝D3=0，D0＝D4=D5=D6=D7=174LS153功能仿真返回輸入輸出ABSCO00000110101011014.3.4加法器

一、半加器不考慮低位的進(jìn)位將兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。二、

全加器輸入輸出ABCISCO0000000110010100110110010101011100111111將兩個(gè)1位二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位相加實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。1、串行進(jìn)位加法器構(gòu)成：把n位全加器串聯(lián)起來(lái)，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點(diǎn)：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。

三、多位加法器2.超前進(jìn)位加法器

為了提高速度，若使進(jìn)位信號(hào)不逐級(jí)傳遞，而是運(yùn)算開(kāi)始時(shí)，即可得到各位的進(jìn)位信號(hào)，采用這個(gè)原理構(gòu)成的加法器，就是超前進(jìn)位（CarryLook－ahead）加法器，也稱快速進(jìn)位（Fastcarry）加法器。輸入輸出ABCISCO0000000110010100110110010101011100111111

由全加器真值表可知，高位的進(jìn)位信號(hào)的產(chǎn)生是在兩種情況下：①在A·B＝1；②在A＋B＝1且CI＝1。故向高位的進(jìn)位信號(hào)為2、超前進(jìn)位加法器設(shè)Gi＝AiBi為進(jìn)位生成函數(shù)，Pi＝Ai＋Bi為進(jìn)位傳遞函數(shù)，則上式可寫(xiě)成和為：

74LS283就是采用這種超前進(jìn)位的原理構(gòu)成的4位超前進(jìn)位加法器，其內(nèi)部電路如圖所示邏輯圖形符號(hào)如圖所示：

超前進(jìn)位加法器提高了運(yùn)算速度，但同時(shí)增加了電路的復(fù)雜性，而且位數(shù)越多，電路就越復(fù)雜。其中：A3~A0為一個(gè)四位二進(jìn)制數(shù)的輸入；B3~B0為另一個(gè)二進(jìn)制數(shù)的輸入；CI為最低位的進(jìn)位；CO是最高位的進(jìn)位；S3~S0為各位相加后的和。四、用加法器設(shè)計(jì)組合電路

基本原理：

若能生成函數(shù)可變換成輸入變量與輸入變量相加

若能生成函數(shù)可變換成輸入變量與常量相加例：將BCD的8421碼轉(zhuǎn)換為余3碼4.3.5

數(shù)值比較器用來(lái)比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小。一、一位數(shù)值比較器A,B比較有三種可能結(jié)果真值表（考慮低位比較級(jí)聯(lián)輸入

a>b,a=b,a<b)（4位）二、多位數(shù)值比較器方法：先高位，高位相同看次位，依此類推。三、

集成數(shù)字比較器

四位比較器74LS85引腳圖

四、集成比較器功能的擴(kuò)展1、串聯(lián)方式的擴(kuò)展比較：①優(yōu)先進(jìn)行