FPGA助力嵌入式開發(fā)

FPGA助力嵌入式開發(fā)李凡教授級高工北京至芯科技硅谷傳奇：電子硬件的發(fā)展與需求計算機(jī)技術(shù)的發(fā)展信息技術(shù)的發(fā)展材料技術(shù)的發(fā)展通信技術(shù)的發(fā)展生物化學(xué)技術(shù)的發(fā)展基礎(chǔ)理論的發(fā)展電子硬件的發(fā)展和需求電子硬件發(fā)展歷史：ASIC和FPGA1904年電子管時代1947年晶體管時代1958年集成電路時代今天超大規(guī)模集成電路時代ASIC和FPGA電子硬件發(fā)展歷史：ASIC的發(fā)展和瓶頸集成電路ASIC（ApplicationSpecificIntegratedCircuit）為特定目的而生產(chǎn)研發(fā)的集成電路。大部分的集成電路芯片都是ASIC類型。通用集成電路UIC專用集成電路ASIC電子硬件發(fā)展歷史：ASIC的發(fā)展和瓶頸ASIC的優(yōu)點：包含成熟的數(shù)學(xué)模型經(jīng)過驗證易于大規(guī)模生產(chǎn)ASIC的缺點：生產(chǎn)成本高研發(fā)周朝長變更困難電子硬件發(fā)展歷史：可編程邏輯器件由于ASIC的高成本，長周期的瓶頸，市場需要一種可編程邏輯的設(shè)備首先使用的是一種基于ROM的組合邏輯（ROM-BasedCombinationalLogic）。比較器ABA>BA<BA=BROMABA>BA<BA=B000000011000101020010010300110104010010050101001601100107011101081000100910011001010100011110110101211001001311011001411101001511110014-to-16譯碼器ROM-BasedA0A1B0B1A>BA<BA=B例：一個2比特的比較器電子硬件發(fā)展歷史：可編程邏輯硬件ROM-BasedCombinationalLogic優(yōu)點：與邏輯函數(shù)相對應(yīng)快速實現(xiàn)需要的邏輯操作簡便，無平臺要求ROM-BasedCombinationalLogic缺點：工作速度慢無法實現(xiàn)時序邏輯無法實現(xiàn)大規(guī)模邏輯功耗大，資源浪費電子硬件發(fā)展歷史：可編程邏輯硬件1978年，MMI(MonolithicMemoriesInc)的約翰博肯（JohnBirkner）和H.T.Chua發(fā)明第一個可編程邏輯陣列PLA（ProgrammedLogicArray）電子硬件發(fā)展歷史：PLA工作原理例：半加器邏輯用PLD的實現(xiàn)Half_AdderXYSUMCC=XandY=XYSUM=Xxor

Y=XY+XYPLD工作原理：由于任何組合邏輯都可以描述成邏輯函數(shù)的SOP乘積項（積之和，SumofProduct)，理論上就可以用可編程的與或陣列進(jìn)行實現(xiàn)。F1=CF0=SUMA0=XA1=Y

F1=A0A1=XY=CF0=A0A1+A0A1=XY+XY=SUM電子硬件發(fā)展歷史：PLA的優(yōu)缺點優(yōu)點：工作速度得到提高可方便的形成任意邏輯基于PROM結(jié)構(gòu)易于生產(chǎn)缺點：一次性編程OTPOne-TimeProgrammable編程規(guī)模小由與或結(jié)構(gòu)+觸發(fā)器構(gòu)成時序邏輯工作速度仍需要提高電子硬件發(fā)展歷史：通用邏輯陣列GLA的出現(xiàn)1984年，位于美國俄勒岡州的萊迪思半導(dǎo)體公司（Lattice）在PAL的基礎(chǔ)上，主要就編程問題進(jìn)行了改革，研發(fā)并推出了一種可以反復(fù)擦除的可編程器件，稱之為通用邏輯陣列GAL（GenericArrayLogic）PLDOTPGALIn-CircuitProgrammableIn-SystemProgrammable電子硬件發(fā)展歷史：復(fù)雜通用邏輯陣列CPLD盡管GAL取得性能的提高，但依據(jù)PROM架構(gòu)無法實現(xiàn)更大規(guī)模的邏輯實現(xiàn)。20世紀(jì)80年代中期，不僅萊迪思公司，世界上許多優(yōu)秀的工程師和企業(yè)家發(fā)現(xiàn)了這個研究方向和它的巨大商機(jī)。這也就醞釀和誕生了作為80后驕傲的兩個偉人：Altera和Xilinx的傳奇故事。隨后由萊迪思首先推出的稱之為復(fù)雜通用邏輯陣列CPLD的器件。CPLD已經(jīng)具有現(xiàn)代FPGA器件的基礎(chǔ)雛形：PLDGAL設(shè)計規(guī)模為數(shù)百邏輯門可編程邏輯宏單元MC復(fù)雜的I/O單元互連全銅層等長連接線電路延遲時間預(yù)知ComplexProgrammableLogicDevice由PLD和GAL發(fā)展大規(guī)模邏輯陣列器件的思考，激發(fā)了兩個新公司的誕生：電子硬件發(fā)展歷史：80時代—理想和希望1983年，美國硅谷成了了一家新公司：Altera，其研究團(tuán)隊和工程師有來自PLD和GAL研究領(lǐng)域的專家，帶著研發(fā)新一代可編程器件的夢想和希望，開始了人類進(jìn)步歷史上重要的一步。電子硬件發(fā)展歷史：80年代—理想和希望1984年，美國硅谷的二個工程師：伯尼.馮德斯克米特（BernieVonderschmitt），羅斯.費里曼（RossFreeman）和營銷主管吉姆.巴奈特（JimBarnett）也做了同樣的一個夢：研發(fā)新一代的可編程器件，隨后，在硅谷圣何塞（SanJose）,Xilinx公司成立，與Altera一起，開始了FPGA的傳奇。電子硬件發(fā)展歷史：80年代—理想和希望電子硬件發(fā)展歷史：Altera的發(fā)展之路1988年：Altera推出MAX5000CPLD，同一年推出GUI的EDA工具M(jìn)AX+PLUS1992年：Altera推出首款FPGA：FLEX8000FPGA1983年：Altera公司成立1993年：Altera推出支持參數(shù)化模塊庫(LPM)的Quartu軟件，以替代MAX+PLUSII1996年：Altera推出帶有集成鎖相環(huán)(PLL)的FPGA：FLEX?10KAFPGA1996年：Altera推出帶有集成鎖相環(huán)(PLL)的FPGA：FLEX?10KAFPGA，支持帶有嵌入式模塊RAM，支持JTAG在系統(tǒng)編程1999年：Altera升級Quartus軟件，支持嵌入式邏輯分析器SignalTap，支持加密IP內(nèi)核，支持GUI的LPM，支持IP內(nèi)核(MegaWizard?)2001年：Altera推出180nm技術(shù)的帶有嵌入收發(fā)器的MercuryTM

FPGA2002年：Altera推出130nm技術(shù)的Stratix和Cyclone，同年推出QuartusII軟件電子硬件發(fā)展歷史：Altera的發(fā)展之路2006年：Altera推出65nm技術(shù)的StratixIII，并與次年推出相同密度的低成本器件CycloneIII。其QuartusII軟件可支持SDC約束，支持TCL腳本2004年：Altera公司推出90nm技術(shù)的StratixII，并與次年推出相同密度的低成本器件CycloneII和ASIC器件HardcopyII2008年：Altera推出40nm技術(shù)的StratixIV，具有高達(dá)8.5-Gbps的收發(fā)器，并為PCIExpressGen1/2提供硬核知識產(chǎn)權(quán)(IP)模塊。并與次年推出相同密度的CycloneIIILS（低成本，低功耗和IP保護(hù)），以及集成了11.3-Gbps收發(fā)器的StratixGT和功耗最低的ArrayIIGX2011年：Altera推出28nm技術(shù)的FPGA器件StratixV，CycloneV，ArrayV，以及ASIC器件HardcopyV。其中StratixV提供光學(xué)接口。28nm技術(shù)成為現(xiàn)代半導(dǎo)體技術(shù)的一個重要分水嶺。2012年：將含有處理器、外設(shè)和100-Gbps高性能互聯(lián)的雙核ARM?Cortex?-A9MPCore?硬核處理器系統(tǒng)(HPS)集成到28-nm低功耗(28LP)FPGA架構(gòu)中。電子硬件發(fā)展歷史：Xilinx的發(fā)展之路1985年：Xilinx公司推出首款FPGA器件：

XC2064?1984年：Xilnx公司成立1989年：Xilinx公司創(chuàng)辦人羅斯.費里曼（RossFreeman）去世1991年：Xilinx推出XC4000?系列FPGA2003年：Xilinx推出90nm技術(shù)的Spartan??-32006年：Xilinx推出65nm技術(shù)的Virtex-52010年：Xilinx推出28nm技術(shù)的6系列產(chǎn)品：Virtex-6，Spartan-3，EasyPath-62012年：Xilinx推出20nm技術(shù)產(chǎn)品，推出7系列FPGA產(chǎn)品：Virtex-7，Spartan-7，KinTex-7，EasyPath-7電子硬件發(fā)展歷史：什么是FPGAFPGA即現(xiàn)場可編程邏輯陣列（Field－ProgrammableGateArray）具有幾乎完美的現(xiàn)場編程架構(gòu)，成為新一代電子硬件設(shè)計的平臺。與或陣列或查找表CPLDFPGA實現(xiàn)方法：查找表數(shù)萬門數(shù)百萬門門規(guī)模：較差編程靈活性：較好沒有高級模塊（PLL等）：有沒有IP保護(hù)：有差強可擴(kuò)展性：電子硬件發(fā)展歷史：FPGA的架構(gòu)FPGA架構(gòu)（CycloneIIEP2C20）：

邏輯單元LE（LogicElements）組成的縱向的邏輯陣列

位于四周的輸入輸出單元IOE

位于四角的鎖相環(huán)PLL

存儲器塊DSP塊電子硬件發(fā)展歷史：FPGA的邏輯單元FPGA的LE（CycloneIIEP2C20）：四輸入查找表LUT可編程寄存器路由器異步清零邏輯時鐘管理邏輯寄存器的同步裝入和清除邏輯電子硬件發(fā)展歷史：FPGA的查找表LUTFPGA的四輸入查找表原理（CycloneIIEP2C20）查找表原理：任意組合邏輯的乘積項SOP可用對應(yīng)的n輸入多路器實現(xiàn)例：2比特比較器的實現(xiàn)（實現(xiàn)A>B）邏輯部分ROMABY000000100010200100300110401001501010601100701110810001910011101010011101101211001131101114111011511110比較器A[1:0]B[1:0]A>BA0A1B0B1X0X1X2X3X4X5X6X7X8X9X10X11X12X13X14X15YY=X0A1A0B1B0+X1A1A0B1B0+X2A1A0B1B0+...+X14A1A0B1B0+X15A1A0B1B0根據(jù)真值表，有Xi=Yi這里i=0,1,...15電子硬件發(fā)展歷史：FPGA的設(shè)計用途

使用HDL語言生成所需要的各種規(guī)模各種復(fù)雜程度的組合和時序電路可使用FPGA的PLL生成高頻時鐘，并使用其LE以獲得高速數(shù)字應(yīng)用可使用FPGA廠家或第三方的IP核，獲得成熟可用的電路模塊可在自己的設(shè)計中簡單方便地直接使用FPGA提供的存儲器資源，構(gòu)成RAM，ROM和FIFO可在自己的設(shè)計中使用FPGA提供的DSP資源，構(gòu)成信號分析和數(shù)字處理可使用FPGA提供的SoPC（NoisII，Arm），構(gòu)成片上系統(tǒng)，以替代單純的單片機(jī)和Arm開發(fā)可使用FPGA提供的DDR2/DDR3專用電路和IP，方便地構(gòu)成對DDR2/DDR3SDRAM的控制訪問可使用FPGA提供的LVDS專用電路和IP，方便地構(gòu)成對高速串行數(shù)據(jù)的實現(xiàn)。電子硬件發(fā)展歷史：FPGA的應(yīng)用方向應(yīng)用于通信領(lǐng)域：高速通信電路，數(shù)字濾波器，終端產(chǎn)品應(yīng)用于汽車工業(yè)：智能汽車控制器，圖像分析器應(yīng)用于科研領(lǐng)域：中子捕捉，化工監(jiān)控，DNA分析應(yīng)用于電子和計算機(jī)領(lǐng)域：硬件加速器，DMA控制器，音/視頻處理器應(yīng)用于能源領(lǐng)域：應(yīng)用于交通領(lǐng)域：應(yīng)用于ASIC應(yīng)用于軍事工業(yè)：應(yīng)用于金融行業(yè)：電子硬件發(fā)展歷史：FPGA的

高端應(yīng)用電子硬件發(fā)展歷史：FPGA高端應(yīng)用之圖像處理圖像源模式識別3D技術(shù)圖像壓縮邊沿檢測技術(shù)機(jī)器人視覺虛擬現(xiàn)實和超現(xiàn)實技術(shù)指紋技術(shù)人臉識別汽車自動化垃圾自動分類電視和游戲電子硬件發(fā)展歷史：FPGA高端應(yīng)用之機(jī)器人視覺圖像源HDMICPU機(jī)器人視覺硬件加速器DDR3BridgeDMAUSB控制和伺服外部設(shè)備電子硬件發(fā)展歷史：至芯人才案例：MCS51核指令系統(tǒng)139條1B指令92條2B指令24條3B指令北京至芯：陳同學(xué)，201304期學(xué)員，現(xiàn)在江蘇某企業(yè)任FPGA工程師畢業(yè)設(shè)計為MCS51核，完成3條指令。畢