第三章 存儲(chǔ)系統(tǒng)-1

第三章存儲(chǔ)系統(tǒng)本章需解決的主要問(wèn)題：存儲(chǔ)器如何存儲(chǔ)信息？在實(shí)際應(yīng)用中如何用存儲(chǔ)芯片組成具有一定容量的存儲(chǔ)器？高速存儲(chǔ)器的工作原理?虛擬存儲(chǔ)器的工作原理

如何擴(kuò)充存儲(chǔ)容量;

多模塊交叉存儲(chǔ)器,相聯(lián)存儲(chǔ)器,

Cache存儲(chǔ)器;

虛擬存儲(chǔ)器.本章重點(diǎn)與難點(diǎn):-----存儲(chǔ)器是計(jì)算機(jī)中用來(lái)記錄信息的設(shè)備。由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的一些物理器件組成。一、概述存儲(chǔ)元:能存放一位二進(jìn)制數(shù)的物理器件。存儲(chǔ)單元:若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。存儲(chǔ)系統(tǒng):

包括存儲(chǔ)器以及管理存儲(chǔ)器的軟硬件和相應(yīng)的設(shè)備.1.概念:2.存儲(chǔ)器的分類按存儲(chǔ)介質(zhì)分:按讀寫性質(zhì)分:按在計(jì)算機(jī)中的層次作用分:半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器光存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器(RAM）只讀存儲(chǔ)器（ROM）SRAMDRAMROMEPROMEEPROM主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器CPU（寄存器）Cache

主存

海量后備存儲(chǔ)器3.存儲(chǔ)器的層次化結(jié)構(gòu)典型存取時(shí)間典型容量1ns2ns10ns10ms10s<1KB4MB500MB—4GB40---500GB10—100TB

輔助存儲(chǔ)器4.存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量:一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù).存取時(shí)間:啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間.存取周期:連續(xù)兩次啟動(dòng)讀操作所需間隔的最小時(shí)間.存儲(chǔ)器帶寬:單位時(shí)間里存儲(chǔ)器所存取的信息量.平均故障間隔時(shí)間（MTBF）（可靠性）

CPU讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的額定存取時(shí)間組成原理理學(xué)院別麗華775.數(shù)據(jù)在主存中的存放

在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲(chǔ)器中的3種不同存放方法。設(shè)機(jī)器字長(zhǎng)為32位,存儲(chǔ)字長(zhǎng)(一個(gè)存儲(chǔ)周期最多能夠從主存讀寫的數(shù)據(jù)位數(shù))為64位。讀寫的數(shù)據(jù)有4種不同長(zhǎng)度:字節(jié)半字單字雙字存儲(chǔ)字64位（8個(gè)字節(jié)）資源的存放方法？

有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字。1、4種不同長(zhǎng)度的數(shù)據(jù)一個(gè)緊接著一個(gè)存放。優(yōu)點(diǎn):不浪費(fèi)寶貴的主存資源。缺點(diǎn)：當(dāng)訪問(wèn)的信息跨越兩個(gè)存儲(chǔ)單元時(shí)，存儲(chǔ)器的工作速度降低一半，且讀寫控制比較復(fù)雜。2、從存儲(chǔ)字的起始位置開始存放9存儲(chǔ)字64位（8個(gè)字節(jié)）

優(yōu)點(diǎn)：無(wú)論訪問(wèn)一個(gè)字節(jié)、半字、單字或雙字都可以在一個(gè)存儲(chǔ)周期內(nèi)完成，讀寫數(shù)據(jù)的控制比較簡(jiǎn)單。缺點(diǎn)：浪費(fèi)了寶貴的存儲(chǔ)器資源。組成原理理學(xué)院別麗華10存儲(chǔ)字64位（8個(gè)字節(jié)）01816243291725332101831119412205132161422715232634272836352937303139383、邊界對(duì)齊的數(shù)據(jù)存放方法

此法規(guī)定:雙字地址的最末3個(gè)二進(jìn)制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。它能夠保證無(wú)論訪問(wèn)雙字、單字、半字或字節(jié)，都在一個(gè)存取周期內(nèi)完成，盡管存儲(chǔ)器資源仍然有浪費(fèi)。.0/1代碼信息的存貯和讀出通過(guò)存儲(chǔ)器如何實(shí)現(xiàn).半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器目前廣泛使用的半導(dǎo)體存儲(chǔ)器可分為MOS型和雙極型.其特點(diǎn)是存儲(chǔ)速度快，可靠性高，存儲(chǔ)提交較小，但掉電后信息不能保存。工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構(gòu)PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)（StaticRAM，SRAM）動(dòng)態(tài)（DynamicRAM，DRAM）（靜態(tài)MOS除外）1、分類2、存儲(chǔ)信息原理靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM（雙極型、靜態(tài)MOS型）：依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息。只要不掉電，信息可長(zhǎng)期保存。---靜態(tài)（動(dòng)態(tài)MOS型）：依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。要及時(shí)對(duì)信息進(jìn)行刷新。-----動(dòng)態(tài)功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。組成原理理學(xué)院別麗華14一、靜態(tài)存儲(chǔ)器SRAM1.特點(diǎn)：存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定VCCT1T2T3T4T7T8I/OI/OY地址譯碼T5T6X地址譯碼T1,T2:工作管T3,T4:負(fù)載管T5,T6,T7,T8:控制管柵級(jí)H:導(dǎo)通L:截止六管靜態(tài)MOS存儲(chǔ)元（1）工作原理T5、T6Z：加高電平，

高、低電平，寫1/0。（2）保持只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo)通，另一管截止的狀態(tài)不變，∴稱靜態(tài)。I/O導(dǎo)通，選中該單元。

電流，讀1/0。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。VccT3T1T4T2T5T6ZI/O讀出：根據(jù)I/O、I/O上有無(wú)寫入：在I/O、I/O上分別加-----存儲(chǔ)信息穩(wěn)定2.靜態(tài)MOS存儲(chǔ)器的組成

問(wèn)題:

存儲(chǔ)器由哪些部件組成?各部分是如何工作的?一個(gè)SRAM存儲(chǔ)器由存儲(chǔ)體,讀寫電路,地址譯碼電路,和控制電路等組成.存儲(chǔ)體在較大容量的存儲(chǔ)器中,往往把各個(gè)字的同一位組織在一個(gè)集成片中.且同一位的這些字常排成矩陣的形式.如4096*1位的芯片,每個(gè)芯片上有排成64*64(=4096)矩陣的存儲(chǔ)元電路,那么16個(gè)這樣的芯片則可組成4096*16的存儲(chǔ)器.地址譯碼器

地址譯碼器的輸入來(lái)自CPU的地址寄存器.CPU要選擇某一存儲(chǔ)單元進(jìn)行訪問(wèn),就在地址總線上輸出此單元的地址信號(hào)經(jīng)地址譯碼器,地址譯碼器則把地址信號(hào)轉(zhuǎn)換成輸出端的高電壓,用來(lái)驅(qū)動(dòng)相應(yīng)的讀寫電路.從而選中所要訪問(wèn)的單元.

1.單譯碼方式:

也稱字結(jié)構(gòu).在這種方式中,地址譯碼器只有一個(gè).若地址線有N根,則可譯出2N個(gè)狀態(tài),即2N個(gè)地址.2.雙譯碼方式地址譯碼有兩種方式.單譯碼方式雙譯碼方式兩個(gè)譯碼器:X向和Y向.通過(guò)兩個(gè)譯碼器交叉譯碼來(lái)選中所要單元.若X向,Y向分別有N/2個(gè)輸入端,則可分別譯出2N/2,2N/2個(gè)狀態(tài),則交叉譯碼可譯出2N/2*2N/2=2N個(gè)輸出狀態(tài).比較可得:采用雙譯碼結(jié)構(gòu)可以減少選擇線的數(shù)目,節(jié)省驅(qū)動(dòng)電路..雙譯碼結(jié)構(gòu)000000000000.單譯碼存儲(chǔ)結(jié)構(gòu)

（64*8位）

0,00,763，063，7X地址譯碼器A0A5X0X63三態(tài)雙向緩沖存儲(chǔ)器D0D7R/WCE000000驅(qū)動(dòng)器I/O電路片選與讀/寫控制電路輸出驅(qū)動(dòng)電路.

以上這些即為構(gòu)成存儲(chǔ)器的主要部分。那么又如何將這些零散的部分有機(jī)地連接起來(lái),從而構(gòu)成所需要容量的存儲(chǔ)器呢?2.存儲(chǔ)芯片例.SRAM芯片2114（1K×4位）（1）外特性地址端：2114（1K×4）191018A6A5A4A3A0A1A2

CSGNDVccA7A8A9

D0D1D2D3WEA9---A0（入）

數(shù)據(jù)端：D3---D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫使能WE=0寫=1讀電源、地（2）引腳介紹（3）內(nèi)部尋址邏輯尋址空間1K，存儲(chǔ)矩陣分為4個(gè)位平面，每面1K×1位。每面矩陣排成64行×16列。X0

行譯碼6位行地址X63

列譯碼Y0Y154位列地址64×1664×1664×1664×161K1K1K1K內(nèi)部矩陣結(jié)構(gòu)：兩級(jí)譯碼一級(jí)：地址譯碼，二級(jí)：一組位線交叉，選擇一位單元。選擇字線、位線。一根字線和存儲(chǔ)器的讀周期tRC地址CS數(shù)據(jù)輸出tAtCOtCXADC讀取時(shí)間tA

:指從地址有效到數(shù)據(jù)穩(wěn)定到外部數(shù)據(jù)總線上的時(shí)間。讀取周期tRC=讀取時(shí)間tA+恢復(fù)時(shí)間。

tco:片選穩(wěn)定時(shí)間；tcx:輸出延遲時(shí)間tWCtwc寫周期=地址建立taw+寫脈沖寬度tw+寫操作恢復(fù)。tDw數(shù)據(jù)有效時(shí)間存儲(chǔ)器的寫周期地址CS數(shù)據(jù)輸入BADWEtW數(shù)據(jù)保持?jǐn)?shù)據(jù)輸出tDWtAW組成原理理學(xué)院別麗華29二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM特點(diǎn)：存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故DRAM芯片需要定時(shí)刷新。1.四管MOS單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門管Z：字線位線W、W：（2）定義“0”：T1導(dǎo)通，T2截止“1”：T1截止，T2導(dǎo)通T1T2T3T4ZWWC1C2（C1有電荷，C2無(wú)電荷）；（C1無(wú)電荷，C2有電荷）。（3）工作Z：加高電平，T3、T4導(dǎo)通，選中該單元。（4）保持T1T2T3T4ZWWC1C2寫入：在W、W上分別加高、低電平，寫1/0。讀出：W、W先預(yù)充電至再根據(jù)W、W上有無(wú)電流，高電平，斷開充電回路，讀1/0。Z：加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），∴稱動(dòng)態(tài)。四管單元是非破壞性讀出，讀出過(guò)程即實(shí)現(xiàn)刷新。2.單管動(dòng)態(tài)單元（1）組成C：記憶單元CWZTT：控制門管Z：字線W：位線（2）定義（4）保持寫入：Z加高電平，T導(dǎo)通，在W上加高/低電平，寫1/0。讀出：W先預(yù)充電，根據(jù)W線電位的變化，讀1/0。斷開充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫。“0”：C無(wú)電荷，電平V0（低）“1”：C有電荷，電平V1（高）（3）工作Z加高電平，T導(dǎo)通，3.存儲(chǔ)芯片舉例（2116）2116是一個(gè)16K*1的芯片，16腳封裝，地址線分行地址與列地址，存儲(chǔ)單元排成128*128矩陣，地址引線7條。I/OI/ODINWE64條選擇線的譯碼器64條選擇線的譯碼器32*128存儲(chǔ)元32*128存儲(chǔ)元32*128存儲(chǔ)元32*128存儲(chǔ)元128輸出放大器128輸出放大器128輸出放大器的譯碼器和I/O門7位地址鎖存器7位地址鎖存器（行）（列）輸出鎖存器和緩沖器輸入數(shù)據(jù)鎖存器寫命令鎖存器時(shí)鐘發(fā)生器（2）時(shí)鐘發(fā)生器（1）DOUTCASRASA0………..A6主存儲(chǔ)器的連接與控制一、主存與CPU的連接二、CPU對(duì)主存的操作與控制硬連接-----存儲(chǔ)器擴(kuò)展技術(shù)CPU在與存儲(chǔ)器進(jìn)行連接時(shí),必須完成地址線.數(shù)據(jù)線.控制線的連接.用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中------存儲(chǔ)器的擴(kuò)展。芯片通過(guò)地址線、控制線、數(shù)據(jù)線與CPU連接地址線是單向輸入的，與存儲(chǔ)器芯片的容量有關(guān)，容量為W字*K位的芯片，需要的地址線為log2W根。數(shù)據(jù)線是雙向的。與數(shù)據(jù)位數(shù)有關(guān)，容量為W字*K位的芯片，需要的數(shù)據(jù)線為K根?？刂凭€主要有讀寫控制線和片選信號(hào)線。讀寫控制線決定操作性質(zhì)，片選決定芯片是否被選中。DRAM芯片多采用地址復(fù)用技術(shù)。在芯片內(nèi)容設(shè)置行，列地址緩沖器，分時(shí)接收行地址和列地址。組成原理理學(xué)院別麗華411.位擴(kuò)法例:現(xiàn)有8K*1位的RAM芯片,要組成8K*8位的存儲(chǔ)器,如何擴(kuò)充?存儲(chǔ)器的存儲(chǔ)容量等于：

單元數(shù)×每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足要求。字節(jié)數(shù)字長(zhǎng)分析:8K*1位---------------8K*8位,顯然地址空間一致,僅位數(shù)(字長(zhǎng))不夠,只須位擴(kuò)展,加大字長(zhǎng)即可.位擴(kuò)法小結(jié):（一次選中所有芯片的相應(yīng)單元）位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。(2)字?jǐn)U法例:試用16K*8位的芯片擴(kuò)展成64K*8位的存儲(chǔ)器?分析:芯片與存儲(chǔ)器的位數(shù)(數(shù)據(jù)輸出的位數(shù))一致,僅地址線不同.故只須在字向擴(kuò)充即可.由于64K/16K=4,所以需4片芯片.地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足。則連接圖如下:(4片16K*8字?jǐn)U成64K*8存儲(chǔ)器)思考:這樣構(gòu)成的存儲(chǔ)器的地址空間如何?字?jǐn)U法小結(jié)：

由于字?jǐn)U展僅在字向擴(kuò)展，而位數(shù)不變，故在擴(kuò)展時(shí)將芯片的地址線，數(shù)據(jù)線，以及讀/寫控制線都連在一起，而由片選信號(hào)來(lái)區(qū)分各片地址。通常將高位地址接至譯碼器輸入端從而形成片選信號(hào)，只需將譯碼器的輸出與各個(gè)芯片的片選端（CS/CS）相連即可。（一次僅選中片選信號(hào)有效的一片芯片的相應(yīng)位）(3)字.位同時(shí)擴(kuò)展一個(gè)存儲(chǔ)器容量為:M*N位,若用L*K位芯片構(gòu)成,則需(M/L*N/K)片芯片.例:用16K*1位的RAM構(gòu)成64K*8位芯片,要求畫出該存儲(chǔ)器組成的邏輯圖.分析:

由于芯片的字長(zhǎng)與字?jǐn)?shù)都不符合已知存儲(chǔ)器的要求,故要同時(shí)進(jìn)行字向與位向的擴(kuò)展.所需芯片數(shù)為64/16*8/1=4*8=32片,即每8片一組(位向),共4組(字向),由高兩位地址作為譯碼器輸入以選擇組號(hào).32片16K*1芯片構(gòu)成一個(gè)64K*8的存儲(chǔ)器,如下圖:16K*1A13~A0CS3CS2CS1CS0D7~D02-4譯碼器A14A15CS0CS1CS2CS3例如：使用Intel2114芯片（1K*4bit）擴(kuò)展為4K*8bit存儲(chǔ)器 附錄：3-8譯碼器組成原理理學(xué)院別麗華51圖.74LS138邏輯圖及引腳排列應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH。使用74LS138譯碼器構(gòu)成譯碼電路。6264芯片的主要引線：地址線：A0------A12；數(shù)據(jù)線：D0------D7；輸出允許信號(hào)：OE；寫允許信號(hào)：WE；選片信號(hào)：CS1~，CS2。組成原理理學(xué)院別麗華53應(yīng)用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY0某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H-07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；800H-13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。例.1.計(jì)算容量和芯片數(shù)ROM區(qū)：2KB

RAM區(qū)：3KB

存儲(chǔ)空間分配：2.地址分配與片選邏輯先安排大容量芯片（放地址低端），再安排小容量芯片。便于擬定片選邏輯。共3片

解：A15A14A13A12A11A10A9…A0000000……0000001……1000011……1

0001001…1000010……0

0001000…0低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號(hào)片選邏輯2K2K1KA10--A0A10--A0A9--A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址尋址：ROMA12--A064KB1K2K2KRAMA10A15A14A13為全0………..5.2.4動(dòng)態(tài)存儲(chǔ)器的刷新1.刷新定義和原因定期向電容補(bǔ)充電荷------刷新動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供電，時(shí)間一長(zhǎng)電容電荷會(huì)泄放，需定期向電容補(bǔ)充電荷，以保持信息不變。注意刷新與重寫的區(qū)別。2.最大刷新間隔在此期間，必須對(duì)所有動(dòng)態(tài)單元刷新一遍。2ms各動(dòng)態(tài)芯片可同時(shí)刷新，片內(nèi)按行刷新3.刷新方法從上次整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止所用的時(shí)間刷新周期刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。對(duì)主存的訪問(wèn)由CPU提供行、列地址，隨機(jī)訪問(wèn)。CPU訪存：動(dòng)態(tài)芯片刷新：

由刷新地址計(jì)數(shù)