第1章-數(shù)據(jù)手冊(cè)lpc2000微控制器中文

嵌入的高速Flash器。128位寬度的器接口和獨(dú)特的加速結(jié)構(gòu)使32位代碼能夠在最大時(shí)鐘速率下CAN、通道以及多9個(gè)外部中斷使它們特別適用于汽車、工業(yè)控制應(yīng)用以及醫(yī)療系統(tǒng)和容錯(cuò)維護(hù)總線。LPC2292/2294包含76（使用了外部器）～112（單片）個(gè)GPIO口。由于內(nèi)置了寬范圍的串16kB片內(nèi)靜態(tài)RAM和256kB片內(nèi)Flash程序器。128位寬接口/可實(shí)現(xiàn)高達(dá)單扇區(qū)或整片擦除時(shí)間為400ms。EmbeddedICE-RT和嵌入式接口使用片內(nèi)RealMonitor軟件對(duì)任務(wù)進(jìn)行實(shí)時(shí)調(diào)試并支持對(duì)執(zhí)810位A/D2.44μs2個(gè)32位定時(shí)器（帶4路捕獲和4路比較通道 片內(nèi)晶振頻率范圍：1～30－CPU操作電壓范圍：1.65～1.95V(1.8V0.151訂購(gòu)SOT486-SOT486-2器件FLASH256162-256164-僅適用于LPC22941結(jié)構(gòu)(1)僅適用于LPC22942LQFP1443管腳描P0口管腳的操作取決于管腳連接模塊所選擇的功能。P0口的P0.26和P0.31不可用。OOTxD0－UART0的發(fā)送器輸IISCL－I2C時(shí)鐘輸入/輸出。開漏輸出(符合I2C規(guī)范SDA－I2C數(shù)據(jù)輸入/輸出。開漏輸出(符合I2C規(guī)范IOIIOOTxD1－UART1的發(fā)送器輸IOIIIIRD4－CAN4輸OTD4－CAN4發(fā)送器輸描DCD1－UART1數(shù)據(jù)載注：當(dāng)RESET為低時(shí)，EINT1上的低電平強(qiáng)制復(fù)位后由引導(dǎo)裝載程序IIIIIOI4IRD3－CAN3輸5OTD3－CAN36IRD2－CAN2輸8OTD2－CAN2發(fā)送器輸IRD1－CAN1輸I轉(zhuǎn)換輸入I轉(zhuǎn)換輸入I轉(zhuǎn)換輸入I轉(zhuǎn)換輸入描P1口：P1口是32位雙I/O口。每個(gè)位都有獨(dú)立的方向控制。P1口管腳的操作取決于管腳連接模塊所選擇的功能。P1口的P1.2~P1.15不可用。OCS0－片選信號(hào)0，低電平（Bnak0地址范圍：8000000080FFOOTRACEPKT0－包位0，帶內(nèi)部上拉的標(biāo)準(zhǔn)I/O口OTRACEPKT1－包位1，帶內(nèi)部上拉的標(biāo)準(zhǔn)I/O口OTRACEPKT2－包位2，帶內(nèi)部上拉的標(biāo)準(zhǔn)I/O口7OTRACEPKT3－包位3，帶內(nèi)部上拉的標(biāo)準(zhǔn)I/O口OTRACESYNC－同步。帶內(nèi)部上拉的標(biāo)準(zhǔn)I/O口注RESET為低時(shí)，TRACESYNC上的低電平會(huì)使P1.25:16在復(fù)OOOOTRACECLK－時(shí)鐘。帶內(nèi)部上拉的標(biāo)準(zhǔn)I/O口IRTCK－返回的測(cè)試時(shí)鐘輸出。JTAG端口的額外信號(hào)。當(dāng)處理器頻注：當(dāng)RESET為低時(shí)，RTCK上的低電平會(huì)P1.31:26在復(fù)位后作OTDO－JTAG接口測(cè)試數(shù)據(jù)輸出IITCK－JTAG接口測(cè)試時(shí)鐘ITMS－JTAG接口的模式ITRST－JTAG接口的測(cè)試復(fù)位P2.0-16-D0－外部器數(shù)據(jù)線D1－外部器數(shù)據(jù)線D2－外部器數(shù)據(jù)線D3－外部器數(shù)據(jù)線D4－外部器數(shù)據(jù)線描D5－外部器數(shù)據(jù)線D6－外部器數(shù)據(jù)線D7－外部器數(shù)據(jù)線D8－外部器數(shù)據(jù)線D9－外部器數(shù)據(jù)線D10－外部器數(shù)據(jù)線D11－外部器數(shù)據(jù)線D12－外部器數(shù)據(jù)線D13－外部器數(shù)據(jù)線D14－外部器數(shù)據(jù)線D15－外部器數(shù)據(jù)線D16－外部器數(shù)據(jù)線D17－外部器數(shù)據(jù)線D18－外部器數(shù)據(jù)線D19－外部器數(shù)據(jù)線D20－外部器數(shù)據(jù)線D21－外部器數(shù)據(jù)線1D22－外部器數(shù)據(jù)線D23－外部器數(shù)據(jù)線D24－外部器數(shù)據(jù)線D25－外部器數(shù)據(jù)線D26－外部器數(shù)據(jù)線BOOT0－當(dāng)RESET為低時(shí)，BOOT0BOOT1一同控制引導(dǎo)和內(nèi)部D27－外部器數(shù)據(jù)線BOOT1－當(dāng)RESET為低時(shí)，BOOT1BOOT0一同控制引導(dǎo)和內(nèi)部BOOT1:0=00選擇引導(dǎo)CS0控制的8位器。BOOT1:0=01選擇引導(dǎo)CS0控制的16位器BOOT1:0=10選擇引導(dǎo)CS0控制的32位器BOOT1:0=11選擇內(nèi)部Flash器D28－外部器數(shù)據(jù)線D29－外部器數(shù)據(jù)線ID30－外部器數(shù)據(jù)線ID31－外部器數(shù)據(jù)線描述P3.0-74-71,66-48-O器地址O器地址O器地址O器地址O器地址O器地址O器地址O器地址O器地址O器地址O10O11O12O13O14O15O16O17O18O19O20O21O22O23OCS3－片選信號(hào)3，低電平有效（Bank3地址范圍8300000083FFOCS2－片選信號(hào)2，低電平有效（Bank2地址范圍8200000082FFOCS1－片選信號(hào)1，低電平有效（Bank1地址范圍8100000081FFOOBLS3－字節(jié)定位選擇信號(hào)（Bank3），低電平有效I轉(zhuǎn)換輸入描OBLS2－字節(jié)定位選擇信號(hào)（Bank2），低電平有效I轉(zhuǎn)換輸入OBLS1－字節(jié)定位選擇信號(hào)（Bank1），低電平有效OBLS0－字節(jié)定位選擇信號(hào)（Bank0），低電平有效OTD1－CAN1發(fā)送器輸I外部復(fù)位輸入。該管腳的低電平將器件復(fù)位，并使I/O口和功能恢復(fù)默認(rèn)狀態(tài)，處理器從地0開始執(zhí)行。帶遲滯TTL電平IOII模擬地：0V參考點(diǎn)。標(biāo)稱電壓與VSS相同，但應(yīng)當(dāng)互相以減少IPLL模擬地：0V參考點(diǎn)。標(biāo)稱電壓與VSS相同，但應(yīng)當(dāng)互相以II互相以減少噪聲和故障II在下面章節(jié)中對(duì)LPC2292/2294的系統(tǒng)和功能作詳細(xì)的描述THUMB16位指令長(zhǎng)度使其可以達(dá)到標(biāo)ARM代碼兩倍的密度，卻仍然保ARM的大多數(shù)性能上的優(yōu)勢(shì)，這些優(yōu)勢(shì)是使用16位寄存器的16位處理器所不具有的。這是因?yàn)門HUMB代碼和ARM代碼一樣，在相同的32位寄存器上進(jìn)行操作。理器性能的160%。LPC2292/2294集成了一個(gè)256kB的FLASH器系統(tǒng)。該器可用作代碼和數(shù)據(jù)的。對(duì)FLASH存片內(nèi)SRAM可用作代碼和/或數(shù)據(jù)的。SRAM支持8位、16位和32位。LPC2292/2294具 中。詳見6.21節(jié)“系統(tǒng)控制”。4.03.753.53.02.01.0

0xFFFFAHBVPBAHBVPBBOOT（從片內(nèi)Flash重新映射16K字節(jié)片內(nèi)靜態(tài)256k字節(jié)片內(nèi)Flash0xEFFF0xE0000xDFFF0xC0000x80000x7FFF0x7FFF0x7FFF0x40010x40000x40000x3FFF0x00040x00030.0 0x0000圖3LPC2292/2294器映快速中斷請(qǐng)求(FIQ)具有最高優(yōu)先級(jí)。如果分配FIQ的請(qǐng)求1個(gè)，VIC將中斷請(qǐng)求“相或”向ARM處理器產(chǎn)FIQ信號(hào)。當(dāng)只有一個(gè)被分FIQFIQ等待時(shí)間FIQ服務(wù)程序只要簡(jiǎn)單地啟動(dòng)器件的處理就可以了。但FIQ級(jí)的1個(gè)，F(xiàn)IQ服務(wù)程VIC中讀出一個(gè)字以識(shí)別產(chǎn)生中斷請(qǐng)求的FIQ中斷源是哪一個(gè)。向量IRQ具有中等優(yōu)先級(jí)。該級(jí)別16個(gè)中斷請(qǐng)求。中斷請(qǐng)求中的任意一個(gè)都可分配16個(gè)向量IRQslot中的任意一個(gè)，其中slot0具有最高優(yōu)先級(jí)，而slot15則為最低優(yōu)先級(jí)。非向量IRQ的優(yōu)先級(jí)最低VIC將所有向量和非向量IRQ組合后向ARM處理器產(chǎn)生IRQ信號(hào)。IRQ服務(wù)程序可通過(guò)VIC的一個(gè)寄存器立即啟動(dòng)并跳轉(zhuǎn)到相應(yīng)地址。如果有任意一個(gè)向量IRQ發(fā)出請(qǐng)求，VIC則提供最高優(yōu)先級(jí)請(qǐng)求IRQ服務(wù)程序的地址，否則提供默認(rèn)程序的地址，該默認(rèn)程序由所有非向量IRQ共用。默認(rèn)程序可另一個(gè)VIC寄存器以確定哪個(gè)IRQ被激活。表4所列為每個(gè)功能的中斷源。每個(gè)外設(shè)都有一條中斷線連接到向量中斷控制器，但可能有幾個(gè)4VIC通道0-1Embedded 2Embedded 30-3(MR0,MR1,MR2MR3)0-3(CR0,CR1CR2,40-3(MR0,MR1,MR2MR3)0-3(CR0,CR1CR2,5Rx線狀態(tài)Rx數(shù)據(jù)可用(RDA)6Rx線狀態(tài)Rx數(shù)據(jù)可用(RDA)700-6(MR0,MR1,MR2MR3MR4MR5,89PLL時(shí)鐘RTCCIF(計(jì)數(shù)器增加)，RTCALF(VIC通道CAN1(Txint，RxCAN2(Txint，RxCAN3(Txint，Rxint)－僅用于CAN4(Txint，Rxint)－僅用于5管腳連接模塊的寄存PINSEL0寄存器控制6所列管腳的功能。IODIR寄存器中的方向控制位GPIO功能應(yīng)用到管腳時(shí)才有效。對(duì)于其它功能，方向自動(dòng)進(jìn)行控制。表6所列設(shè)定之外的設(shè)定都被保留，用戶不要使用這些6管腳功能0（PINSEL0值功00001TxD1011100001RxD1031100001SCL1011值功00001SDA101100001SCK101100001MISO101100001MOSI101100001SSEL1021100001TxD1041100001RxD1061100001101100GPIO001CTS101100001DSR1011RD4[1](CAN控制器值功00001DTR1011TD4[1](CAN控制器00001DCD101100001RI1011PINSEL1寄存器控制7所列管腳的功能。IODIR寄存器中的方向控制位GPIO功能應(yīng)用到管7管腳功能1（PINSEL1值0000110110000110SCK110000110MISO110000110MOSI110000110SSEL11值00001510RD3[1](CAN控制器1100001TD3[1](CAN控制器101100001RD2CAN控制器101100001TD2CAN101100001RD1CAN控制器1011000011011001011011001011011001011011001011011值000011011PINSEL2寄存器控制8所列管腳的功能。IODIR寄存器中的方向控制位GPIO功能應(yīng)用到管8管腳功能2（PINSEL2—23P1.20/管腳 0x或管腳 0x或管腳 0x或管腳P3.31 0x或10＝BLS0管腳P2.15:8 00或11＝P2.15:8 01或10＝D15:8管腳P3.30 00或11＝P3.30 01或10＝BLS1管腳P2.27:16 0x或11＝P2.27:16 管腳P2.29:28 0x或11＝P2.29:28或保留 管腳 0x或11＝P2.31:30或 管腳 0x或11＝P3.29:28或 617180-0-0時(shí)使P3.231時(shí)使能XCLK0-10能AIN41能AIN51RESET＝時(shí)該位的復(fù)位值控制P3.23/A23/XCLK和P3.22:2/A2.22:2中地址線的數(shù)目 001＝A3:2為地址 101＝A15:2為地址010＝A5:2為地址 如果復(fù)位時(shí)BOOT1:0=11，域的復(fù)位值為-外部器控制器是一個(gè)為系統(tǒng)總線和外部（片外）器器件提供接口的功能模塊。它可同時(shí)支持器組都支持SRAM、ROM、FlashEPROM、BurstROM器或一些外部I/O器件。I/O沒(méi)有連接到特定外設(shè)功能的管腳GPIO寄存器進(jìn)行控制。管腳可以動(dòng)態(tài)配置為輸入或輸出。寄存器所有I/O10A/DLPC2292/2294分別包含一個(gè)帶8路輸入的10位逐次近模-數(shù)轉(zhuǎn)換器LPC2292/22942/4CAN控制器?？刂破骶钟蚓W(wǎng)絡(luò)（CAN）是一個(gè)串行通信協(xié)議，它能有I2C接I2C是一個(gè)雙向總線，它使用兩條線：串行時(shí)鐘線(SCL)和串行數(shù)據(jù)線(SDA)實(shí)現(xiàn)互連的控制。每接收信息的發(fā)送器（例如器。發(fā)送器和/或可以操作為主或從模式，這取決于是啟動(dòng)數(shù)據(jù)的發(fā)送或是只被尋址。I2C是一個(gè)多主總線，它可以由超過(guò)一個(gè)總線主控器進(jìn)行控制。LPC2292/2294所包含的I2C功能支400kbit/s（快速I2C）標(biāo)準(zhǔn)的I2C總線接多主機(jī)總線(無(wú)主機(jī)SPI接的432有可選擇時(shí)間周期：從(tpclk×256×4)(tpclk×232×4)，可選值為tpclk×4這使其適合于由電池供電的，CPU不連續(xù)工作(空閑模式)的系統(tǒng)?？删幊袒鶞?zhǔn)時(shí)鐘分頻器允許調(diào)節(jié)RTC以適應(yīng)不同的晶振頻基于標(biāo)準(zhǔn)的定時(shí)器模塊并具有其所有特性。不LPC2292/2294只將其功能輸出到管腳。它動(dòng)作。功能也建立在匹配寄存器事件基礎(chǔ)之上。獨(dú)立控制上升和下降沿位置的能力使可以應(yīng)用于的領(lǐng)域。例如，多相位電機(jī)控制通常需要個(gè)非的輸出，而這3個(gè)輸出的脈寬和位置需要獨(dú)立進(jìn)行控制兩個(gè)匹配寄存器可用于提供單邊沿控制的輸出。匹配寄MR0通過(guò)匹配時(shí)重新設(shè)置計(jì)數(shù)值來(lái)控制周期率。其它的匹配寄存器控制邊沿的位置。每個(gè)額外的單邊沿控制輸出只需要期的開始并且當(dāng)MR0發(fā)生匹配時(shí)，都有一個(gè)上升沿。3個(gè)匹配寄存器可用于提供一個(gè)雙邊沿控制輸出。也就是說(shuō)，MR0匹配寄存器控制周期速率，其它匹配寄存器控制兩個(gè)邊沿位置。每個(gè)額外的雙邊沿控制輸出只需要兩個(gè)匹配寄存器，因?yàn)樗休敵龅闹貜?fù)速率是相同的。使邊沿控制輸出時(shí)，指定的匹配寄存器控制輸出的上升和下降沿。這樣就產(chǎn)生了正脈沖（當(dāng)7個(gè)匹配寄存器，可實(shí)現(xiàn)6個(gè)單邊沿控制或3個(gè)雙邊沿控制 振蕩器支持晶振范圍為1MHz～30MHz。晶振輸出頻率稱為FOSC，而ARM處理器時(shí)鐘頻率稱為cclkPLL可以接受范圍為10MHz～25MHz的輸入時(shí)鐘頻率。輸入頻率通過(guò)一個(gè)電流控制振蕩器（CCO）可以倍增10MHz～60MHz。倍增器可以132的整數(shù)（實(shí)際上在該系列微控制器當(dāng)中CPULPC2292/2294有2個(gè)復(fù)位源：RESET管腳和看門狗復(fù)位。RESET管腳是一個(gè)觸發(fā)輸入管腳，復(fù)位狀態(tài)將一直保持到外部復(fù)位撤除，振蕩器開始運(yùn)行。振蕩Flash控制器喚醒定時(shí)器的用途是確保振蕩器和其它操作所需要的模擬功能在處理器能夠執(zhí)行指令之前完全正喚醒定時(shí)器監(jiān)視晶體振蕩器是否可以安全地開始執(zhí)行代碼。當(dāng)上電時(shí)，或某些事件導(dǎo)致退出可作為4個(gè)獨(dú)立的中斷信號(hào)來(lái)處理。外部中斷輸入可用于將處理器從掉電狀態(tài)喚醒。器映射控制改變了從地址0x 開始的中斷向量的映射。向量可以映射到片內(nèi)Flash器的底部，也可以映射到片內(nèi)靜態(tài)RAM。這使得在不同器空間中運(yùn)行的代碼都能夠?qū)χ袛噙M(jìn)行控制。LPC2292/2294支持兩種低功耗模式：空閑模式和掉電模式。在空閑模式中，指令的執(zhí)行被暫停，直到在掉電模式中，振蕩器被關(guān)閉，沒(méi)有任何的內(nèi)部時(shí)鐘。處理器狀態(tài)和寄存器、外設(shè)寄存器和內(nèi)部SRAM的值在掉電模式下保持不變。管腳的邏輯電平保持靜態(tài)。通過(guò)復(fù)位或特定的不需要時(shí)鐘還可工作的中斷可終止掉電模式并恢復(fù)正常操作。由于所有動(dòng)態(tài)的操作都被暫停，掉電模式使消耗的功VPB分頻器決定處理器時(shí)鐘(cclk)和外設(shè)時(shí)鐘(pclk)之間的關(guān)系。VPB分頻器有兩個(gè)用途。第一，VPBARM處理器的最高速度下不能正確操作，為了彌補(bǔ)這一點(diǎn)，VPB總線頻率可以降低為處理器時(shí)鐘頻率的一半1/4。VPB總線在復(fù)位后的默認(rèn)狀態(tài)是1/4速率運(yùn)行。VPB分頻器的第二個(gè)用途是當(dāng)所有GPIOP1口復(fù)用。這意味著P0口的所有通信、定時(shí)器和接口外設(shè)在開發(fā)和調(diào)試階段都可ARMEmbeddedICE邏輯提供對(duì)片內(nèi)調(diào)試的支持。對(duì)目標(biāo)系統(tǒng)進(jìn)行調(diào)試需要一個(gè)主機(jī)來(lái)運(yùn)行調(diào)試軟件和EmbeddedICE協(xié)議轉(zhuǎn)換器。EmbeddedICE協(xié)議轉(zhuǎn)換器將調(diào)試協(xié)議命令轉(zhuǎn)換成所需要的JTAG數(shù)據(jù)，從而對(duì)目標(biāo)系統(tǒng)上的ARM內(nèi)核進(jìn)行。狀態(tài)，目標(biāo)系統(tǒng)程序與主機(jī)調(diào)試器或其它獨(dú)立的主機(jī)進(jìn)行通信時(shí)也不會(huì)中斷程序流程。ARM7TDMI-S內(nèi)核上運(yùn)行的程序?qū)⒄{(diào)試通信通道作為協(xié)處理器14進(jìn)行。調(diào)試通信通道允許JTAG端口發(fā)送和接收數(shù)據(jù)，但不影響正常的程序流程。調(diào)試通信通道數(shù)據(jù)和控制寄存器映射到EmbeddedICE邏輯中的地址。行的。嵌入式宏單元（ETM）對(duì)深嵌入處理器內(nèi)核提供了實(shí)時(shí)能力。它向一個(gè)端口輸出處理外部端口分析儀在軟件調(diào)試器的控制下捕獲信息。指令(或PC)顯示了處理器的執(zhí)行流程并提供所有已執(zhí)行指令的列表。指令被壓縮為廣播分支地址和一套用于指示流水線狀態(tài)的狀態(tài)信號(hào)。信息的產(chǎn)生可通過(guò)選擇觸發(fā)源進(jìn)行控制。觸發(fā)源包括地址比較器、計(jì)數(shù)器和序列發(fā)生器。由于信調(diào)試器，當(dāng)用戶對(duì)運(yùn)行臺(tái)的應(yīng)用程序進(jìn)行調(diào)試時(shí)，它運(yùn)行在。它使用 的特定RealMonitor軟件。9極限-V-V-V-VDC輸入電壓，可承5V的I/O-VDC輸入電壓，其它I/O-VI—I—-℃P—W是一些重要參數(shù)的額定值，并未說(shuō)明器件在極限參數(shù)或任何條件下（第8節(jié)“靜態(tài)特性”參數(shù)在操作溫度范圍內(nèi)是有效的，除非另有規(guī)定。所有的電壓都是相對(duì)Vss而言，除非另只有在V310靜態(tài)特VVV標(biāo)準(zhǔn)端口管腳,RESET,Vi=——3Vi=——3VO=0;VO=——3-Tj——0—V0—V——V——V——VIOH=-V3-——VIOL=-——VVOH=V3--——VOL=4——VOH=-—-VOL=-—Vi=5V上拉電流(施加到Vi=---V3<Vi<5V000I1V18=1.8V,Tamb=25℃,代碼——————I2CVTOL=——VVTOL=——VVTOL=——VIOL=——V輸入漏電流（到VI