先進(jìn)半導(dǎo)體電子材料

先進(jìn)半導(dǎo)體電子材料15.1材料優(yōu)值的概念

5.2硅

5.3硅基材料

5.4化合物半導(dǎo)體材料

5.5金剛石25.1材料優(yōu)值的概念某類器件究竟采用哪種材料更合適？材料的某些基本性質(zhì)決定的材料優(yōu)值，并用此材料優(yōu)值來定量比較3常用的幾種材料優(yōu)值約翰遜優(yōu)值凱斯優(yōu)值巴利加優(yōu)值高頻器件用材料優(yōu)值熱性能優(yōu)值45.1.1約翰遜優(yōu)值最大輸出功率：電壓最高工作頻率：載流子的速度結(jié)電容一定時(shí)，功率和頻率的乘積為常數(shù)

─擊穿電場(chǎng)強(qiáng)度─載流子飽和漂移速度5頻率和功率的乘積晶體管的截止頻率fT與最高外加電壓Vm之間是相互制約的6第一材料優(yōu)值約翰遜優(yōu)值或者第一材料優(yōu)值越大，材料的功率和工作頻率越高材料SiGaAsGaPGaNAlN3C-SiC6H-SiC金剛石Eb/(V/cm)Vs/(cm/s)F10.379.910.419.82.160.7142.684.124.827.761.4418.27.151.54208.4132016.38724.847.39常見幾種材料的第一材料優(yōu)值7

幾種材料的Vm與fT的關(guān)系85.1.2凱斯優(yōu)值高頻器件的尺寸受到熱導(dǎo)率的限制，凱斯優(yōu)值評(píng)價(jià)材料在制作高速器件時(shí)適合程度的量化標(biāo)準(zhǔn)為材料的相對(duì)介電常數(shù)為熱導(dǎo)率，反映了材料的熱性質(zhì)對(duì)晶體管開關(guān)性能的限制，凱斯優(yōu)值越大，器件尺寸越小9材料SiGaAsInPGaPGaNAlN3c-SiC6H-SiC金剛石Vs/(107cm/s)εκ/[w/(cm·K)](300K)K1.011.81.512.012.80.460.410.462.0\14.00.70.6081.411.10.50.492.59.51.51.751.828.72.52.622.02.59.73.25.03.345.82.02.510.33.65.03.655.122.75.52030.77常見半導(dǎo)體材料的κ值105.1.3巴利加優(yōu)值評(píng)價(jià)材料用于大功率開關(guān)器件的潛力巴利加優(yōu)值越大，器件功率越大GaN385.8不同材料所制場(chǎng)效應(yīng)器件的通態(tài)電阻與其B值成反比。有人把B值稱為低頻器件的材料優(yōu)值或第三材料優(yōu)值F3.

11材料SiGaAsGaPGaNAlN3c-SiC6H-SiCN型金剛石P型金剛石帶隙Eg/eVεEb/(107cm/s)μ/[cm2/V·S]B1.1211.80.37150011.4312.90.485007.832.2611.10.71100.473.499.564.1525385.86.288.7314.4109031.6922.49.751.5480031.773.110.33350108.575.55.557190040345.55.55715003185常見材料的巴利加優(yōu)值125.1.4高頻器件用材料優(yōu)值器件的最小功耗第四材料優(yōu)值F4為材料的高頻器件優(yōu)值13在同一工作頻率下，器件的功耗隨著優(yōu)值F4的增加而減少，工作頻率越高，下降幅度越大對(duì)同一材料所制器件的最小功耗隨著工作頻率提高而增大F4越大，器件的功耗越低14材料SiGaAsGaPGaNAlN3c-SiC6H-SiCn型金剛石p型金剛石Eb/(107cm/s)μ/[cm2/V·S]F40.37150010.485006.620.71100.264.15254314.410901100.671.548009.24335015.3471900453.3771500357.93常見半導(dǎo)體材料的F4值155.1.5熱性能優(yōu)值反映了某種材料所制作的功率器件在高溫工作狀態(tài)下的優(yōu)值，三個(gè)熱性能優(yōu)值：165.1.5熱性能優(yōu)值材料SiGaAsGaPGaNAlN3c-SiC6H-SiCn型金剛石p型金剛石QF1QF2QF3(B)1112.42.67.80.150.30.47385.84.3×103385.85.3×1042.1×1063.2×10767.8282,131.8260.62.1×103208.63.4×1041.0×1064.0×1034.2×1048.0×1053.2×103幾種半導(dǎo)體材料的熱性能優(yōu)值175.2.1硅材料的優(yōu)點(diǎn)資源豐富、易于提高到極純的純度較易生長(zhǎng)出大直徑無位錯(cuò)單晶易于對(duì)進(jìn)行可控n型和p型摻雜易于通過沉積工藝制備出單晶硅、多晶硅和非晶硅薄膜材料18易于進(jìn)行腐蝕加工帶隙大小適中硅有相當(dāng)好的力學(xué)性能硅本身是一種穩(wěn)定的綠色材料19可利用多種金屬和摻雜條件在硅上制備低阻歐姆接觸容易截?cái)嗷蛘呓饫砉杈w硅表面上很容易制備高質(zhì)量的介電層－－SiO220不同類型的IC、集成度和加工工藝要求采用相應(yīng)類型的材料及要求不同的加工深度和電學(xué)參數(shù)一般MOS電路多用直拉（CZ）拋光片（PW）對(duì)高集成度MOS或CMOS電路，為削除軟失效（Softerror）和閂鎖（latch-up）效應(yīng)，多使用外延片（EPW）5.2.2集成電路（IC）對(duì)Si材料的基本要求215.2.3多晶硅的優(yōu)點(diǎn)多晶硅具有接近單晶硅材料的載流子遷移率和象非晶硅那樣進(jìn)行大面積低成本制備的優(yōu)點(diǎn)重?fù)诫s的多晶硅薄膜作為電容器的極板、浮柵、電極等輕摻雜的多晶硅薄膜常用于MOS存儲(chǔ)器的負(fù)載電阻和其他電阻器22多晶硅薄膜由于具有比非晶硅TFT更高的載流子遷移率、更快的開關(guān)速度、更高的電流驅(qū)動(dòng)能力、可與CMOS工藝兼容等特點(diǎn)235.2.4非晶硅的優(yōu)點(diǎn)非晶硅薄膜是器件和電路加工所用表面鈍化膜材料之一對(duì)活性半導(dǎo)體表面進(jìn)行鈍化對(duì)提供器件性能、增強(qiáng)器件和電路的穩(wěn)定性、可靠性；提高其封裝成品率等有重要作用24非晶硅鈍化機(jī)理和特點(diǎn)非晶硅Si:H膜致密性好，對(duì)水氣和堿金屬離子等有很好的掩蔽作用非晶硅Si:H薄膜中含大量的原子氫，它能直接填補(bǔ)器件的缺陷能級(jí)和斷鍵非晶硅Si:H帶隙中同時(shí)具有受主型和施主型局域能帶，具有俘獲正負(fù)離子的雙重作用25非晶硅Si:H本身是電中性的，遇到電場(chǎng)干擾或者正負(fù)離子污染時(shí)，在表面感應(yīng)電荷，起到屏蔽作用非晶硅Si:H膜與單晶硅的晶體結(jié)構(gòu)和熱膨脹行為接近，用非晶硅Si:H鈍化后的器件界面力學(xué)性能穩(wěn)定，沒有內(nèi)應(yīng)力265.3硅基材料

5.3.1SiGe/Si固溶體能帶工程－－－固溶體異質(zhì)結(jié)－－－基極材料和發(fā)射極材料HBT－－異質(zhì)結(jié)雙結(jié)晶體管FET－－場(chǎng)效應(yīng)晶體管TFT－－薄膜晶體管CMOS－－金屬/氧化物/半導(dǎo)體晶體管

27

年份事件1975年1987年1990年1992年1993年1994年1996年1997年2001年2002年首次生長(zhǎng)出SiGe/Si應(yīng)變層研究出第一個(gè)SiGeHBT研制出高性能SiGeHBT和ECL(射極耦合邏輯)環(huán)形振振蕩器首次發(fā)表SiGeHBTBiCMOS工藝制出SiGeHBT大規(guī)模IC(LSI)，峰值fT>100GHz的SiGeHBT在直徑200mmSi片上制取SiGeHBT制出大功率SiGeHBT制出時(shí)延在10Ps以下的SiGeHBTECL電路制出峰值fT>200GHz的SiGeHBT制出fT=350GHz的SiGeHBTSiGeHBT發(fā)展概況28SiGeHBT較一般Si的BJT性能改進(jìn)在于:發(fā)射極帶隙比基極大ΔEg=0.1-0.2eV，而其電流增益與exp[ΔEg/kT]成正比，這可使基區(qū)厚度更小，摻雜濃度更高基區(qū)中載流子渡越時(shí)間短，有更好的頻率性能可提高集電極電流密度，從而提高電流增益有較低的本征基極電阻

29SiGe異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管（HFET）：SiGeHFET作為第二代SiGe器件有三種結(jié)構(gòu)①表面溝道MOSFET;②掩埋溝道p-MODFET（調(diào)制摻雜FET）；③掩埋溝道n-MODFET。其中n-MODFET最高振蕩頻率fmax已達(dá)183GHz（2001年），模擬計(jì)算表明：柵長(zhǎng)50nm的SiGen-MODFET最高頻率可達(dá)300GHz，如考慮“速度過沖”效應(yīng)，其fmax還可提高一倍。SiGe器件在通信、數(shù)字通信、單芯片射頻、全球定位、信號(hào)處理等領(lǐng)域有重要應(yīng)用。

305.3.2絕緣體硅材料（SOI）絕緣體上硅片(silicon-on-insulator，SOI)技術(shù)是一種在硅材料與硅集成電路巨大成功的基礎(chǔ)上出現(xiàn)、有其獨(dú)特優(yōu)勢(shì)、能突破硅材料與硅集成電路限制的新技術(shù)。隨著信息技術(shù)的飛速發(fā)展，SOI技術(shù)在高速微電子器件、低壓/低功耗器件、抗輻照電路、高溫電子器件、微機(jī)械（MEMS）以及光通信器件等主流商用信息技術(shù)領(lǐng)域的優(yōu)勢(shì)逐漸凸現(xiàn)，被國(guó)際上公認(rèn)為是“二十一世紀(jì)的微電子技術(shù)”、“新一代硅”。31SOI是Silicon－on－Insulator的縮寫，稱絕緣硅隨著芯片特診尺寸跨入納米尺度后，臨近半導(dǎo)體物理器件的極限問題接踵而來，如電容損耗、漏電流增大、噪聲提升、閂鎖效應(yīng)和短溝道效應(yīng)等。為了克服這些問題，SOI技術(shù)應(yīng)運(yùn)而生。作為標(biāo)準(zhǔn)CMOS工藝的一種改進(jìn)技術(shù)，SOI技術(shù)通過在兩層硅基板之間封入一個(gè)絕緣的氧化層(這與大容量CMOS工藝技術(shù)恰好相反)，從而將活躍的晶體管元件相互隔離。SiO2埋層能有效地使電子從一個(gè)晶體管門電路流到另一個(gè)晶體管門電路，不讓多余的電子滲漏到硅晶圓上。32閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)CMOS管的下面會(huì)構(gòu)成多個(gè)三極管,這些三極管自身就可能構(gòu)成一個(gè)電路。這就是MOS管的寄生三極管效應(yīng)。如果電路偶爾中出現(xiàn)了能夠使三極管開通的條件,這個(gè)寄生的電路就會(huì)極大的影響正常電路的運(yùn)作,會(huì)使原本的MOS電路承受比正常工作大得多的電流,可能使電路迅速的燒毀。閂鎖效應(yīng)在大線寬的工藝上作用并不明顯,而線寬越小,寄生三極管的反應(yīng)電壓越低,閂鎖效應(yīng)的影響就越明顯。閂鎖效應(yīng)被稱為繼電子遷移效應(yīng)之后新的“CPU殺手”。防止MOS電路設(shè)計(jì)中Latch-up效應(yīng)的產(chǎn)生已成為IC設(shè)計(jì)界的重要課題。33SOI器件具有寄生電容小、短溝道效應(yīng)小、速度快、集成度高、功耗低、耐高溫、抗輻射等優(yōu)點(diǎn)，越來越受業(yè)界的青睞；世界項(xiàng)級(jí)半導(dǎo)體廠商IBM，英特爾、TI、飛思卡爾、飛利浦、AMD、臺(tái)積電和三菱等先后采用SOI技術(shù)生產(chǎn)各種SOIIC。為此，SOI市場(chǎng)發(fā)展迅速。345.3.2SOI結(jié)構(gòu)SOI中“工程化的”基板由以下三層構(gòu)成：（1）薄薄的單晶硅頂層，在其上形成蝕刻電路（2）相當(dāng)薄的絕緣二氧化硅中間層（3）非常厚的體型襯底硅襯底層，其主要作用是為上面的兩層提供機(jī)械支撐。35SOI材料的分類Si/絕緣體結(jié)構(gòu)Si/SiO2/Si結(jié)構(gòu)絕緣體硅硅襯底SiO2硅36SOI材料的特點(diǎn)1.Si有源層與襯底之間有介電絕緣層的隔離，消除了體硅CMOS閂鎖效應(yīng)2.易于制備出使有源層完全耗盡的超薄SOI層3.由于漏結(jié)面積減少，SOI器件中漏電流比體硅器件減少2~3個(gè)數(shù)量級(jí)374.由于有源層和襯底之間隔離，不致因輻照在襯底中產(chǎn)生電子－空穴對(duì)導(dǎo)致電路性能退化5.SOI材料寄生電容小，有利于提高所致器件的性能6.利用SOI材料可簡(jiǎn)化器件和電路加工過程387.SOI材料所致的MOSFET中短溝道效應(yīng)和熱載流子效應(yīng)大大減弱，提高了器件的可靠性8.SOI器件功耗低9.可利用SOI器件制作三維集成電路39SOI器件與體硅器件比較，在相同的電壓下工作，SOI器件性能提高30%在基本相同的低功耗下工作，SOI器件性能可提高300%SOI工藝將成為21世紀(jì)ULSI的主流技術(shù)之一405.3.2SOI材料的制備注氧隔離鍵合與背腐蝕智能剝離外延層轉(zhuǎn)移411）注氧隔離注氧隔離技術(shù)是將氧離子注入硅中再經(jīng)高溫退火形成掩埋SiO2層SiO+SiSiO242注氧隔離法是采用大束流專用氧離子注入機(jī)把氧離子注入到硅晶圓中，注入劑量約為1018/cm2，然后在惰性氣體中進(jìn)行≥1300℃高溫退火5h，從而在硅晶圓頂部形成厚度均勻的極薄表面硅層和Si02埋層。該方法的優(yōu)點(diǎn)是硅薄層和SiO2埋層的厚度可精確控制，其缺點(diǎn)是由于氧注入會(huì)引起對(duì)硅晶格的破壞，導(dǎo)致硅薄層缺陷密度較高。該方法的領(lǐng)頭廠商是美國(guó)IbisTechnology公司。該公司不僅制造SOI晶圓，而且生產(chǎn)大束流專用氧離子輸入機(jī)。432）鍵合與背腐蝕把一硅拋光片進(jìn)行熱氧化，形成SiO2層，再和另一個(gè)硅拋光片貼在一起，經(jīng)熱處理后使其鍵合牢固，再將有源硅層減薄制成SOI結(jié)構(gòu)減薄方法有研磨后拋光，化學(xué)腐蝕和等離子體腐蝕等該技術(shù)可避免離子注入造成的損傷和缺陷；但不易制得厚度低于100nm的硅膜44鍵合與背腐蝕示意圖SiSiSiO2鍵合減薄453）智能剝離智能剝離技術(shù)的主要工序是氫離子注入，晶片鍵合和熱處理被剝離的硅片還可以重復(fù)利用可獲得高質(zhì)量的硅有源層和完整性較好的SiO2掩埋層46智能剝離示意圖SiSiO2Si氫離子注入SiSi鍵合SiSiO2熱處理從氣泡層剝離47智能剝離法是利用中等劑量氧離子注入，在一個(gè)硅晶圓中形成氣流層，然后在低溫下與另一個(gè)硅晶圓（SiO2/Si）鍵合，再進(jìn)行熱處理使注氫的硅晶圓片從氣流層剝離出來，最后經(jīng)CMP使硅表面層光滑。該方法的優(yōu)點(diǎn)是硅薄層缺陷密度低，硅薄層和Si02埋層厚度也易控制。該方法的領(lǐng)引廠商是法國(guó)Soitec公司，該公司能量產(chǎn)φ200/φ300mmSOI晶圓，能提供各種硅薄層和SiO2埋層厚度的SOI晶圓，主要有3個(gè)品種，PD（部分耗盡）、FD（全部耗盡）和UT（超薄）UHIBOND。484）外延層轉(zhuǎn)移1.將硅片進(jìn)行陽極氧化形成多孔硅層2.外延和熱氧化，在多孔硅上外延生長(zhǎng)單晶硅層，再在其上形成氧化層3.鍵合，將器件片與支撐片鍵合，然后進(jìn)行減薄和在氫氣氣氛中退火提高鍵合強(qiáng)度外延生長(zhǎng)SOI層，層厚度易于控制，厚度均勻性較好，并減少晶體中的原生缺陷，有利于提高器件的成品率。49外延層轉(zhuǎn)移示意圖陽極氧化多孔硅外延單晶硅熱氧化SiO2鍵合減薄腐蝕氫氣退火505.3.3GaAs/Si異質(zhì)外延材料微電子電路與光電器件的單片集成使人們注意開發(fā)“混合”半導(dǎo)體材料工藝。其典型材料就是GaAs/Si異質(zhì)外延材料。GaAs/Si異質(zhì)外延材料具有如下優(yōu)點(diǎn)：①把最先進(jìn)、最成熟的Si微電子學(xué)工藝與GaAs的優(yōu)良光電性能結(jié)合起來；②可使用高質(zhì)量、大面積、低價(jià)格的Si片及成熟的加工工藝和設(shè)備；③兼具GaAs抗輻射性強(qiáng)、Si片密度小的優(yōu)點(diǎn)，對(duì)空間、宇航應(yīng)用很有吸引力。51GaAs/Si異質(zhì)外延屬于極性半導(dǎo)體在非極性半導(dǎo)體襯底上生長(zhǎng)，工藝上遇到的主要問題是：①反相邊界問題；②晶格失配（兩者晶格失配率達(dá)4%）；③熱失配（兩者熱脹系數(shù)相差2.3倍）。525.4化合物半導(dǎo)體材料化合物晶體結(jié)構(gòu)帶隙niunupGaAs閃鋅礦1.421.3×1068500320GaP閃鋅礦2.27150120GaN纖鋅礦3.490010InAs閃鋅礦0.358.1×10143300450InP閃鋅礦1.356.9×1075400150InN纖鋅礦2.054400AlN纖鋅礦6.2430014535.5金剛石金剛石