第二講 微型計算機基本組成電路

第二講微型計算機的基本組成電路曾鐵軍主要內容

算術邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結構5存儲器6算術邏輯單元A和B為兩個二進制數S為其運算結果control為控制信號功能之一：邏輯運算功能之二：數值運算

算術邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結構5存儲器6觸發(fā)器記憶裝置的基本單元，可以組成寄存器，寄存器又可以組成存儲器D觸發(fā)器

JK觸發(fā)器RS觸發(fā)器

RS觸發(fā)器置位：S=1且R=0，Q=1(Q=0)復位：S=0且R=1，Q=0(Q=1)ClicktoaddTextClicktoaddTextClicktoaddText兩個與非門組成ClicktoaddTextClicktoaddTextClicktoaddText問題：不定狀態(tài)多個觸發(fā)器之間的同步問題之一：多個RS觸發(fā)器之間的同步時標RS觸發(fā)器——為了使觸發(fā)器在整個機器中能和其他部件協(xié)調工作，RS觸發(fā)器經常有外加的時標脈沖新問題——電平能嚴格同步嗎預置數D觸發(fā)器（解決不定狀態(tài)）消除RS觸發(fā)器不定狀態(tài)減小RS觸發(fā)器置位或者復位多個輸入的問題多個D觸發(fā)器之間的同步觸發(fā)器的預置和清除

在一些電路中，有時需要預先給某個觸發(fā)器置位(即置1)或清除(即置0)，而與時標脈沖以及D輸入端信號無關，這就是所謂預置和清除。邊緣觸發(fā)的D觸發(fā)器符號JK觸發(fā)器計數：對什么計數（時標CLK，與J、K無關）JK觸發(fā)器是理想的計數器注意：圖2.10中RS觸發(fā)器是由兩個與非門實現J=0K=0保持閉鎖J=0K=1復位動作J=1K=1狀態(tài)翻轉J、K懸空？J=1K=0置位動作JK觸發(fā)器動作行為分析JK觸發(fā)器符號

算術邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結構5存儲器6寄存器緩沖寄存器暫存數據移位寄存器向左或右移位計數器累計脈沖累加器暫存ALU中間結果寄存器(register)是由觸發(fā)器組成的一個觸發(fā)器就是一個一位寄存器緩沖寄存器

作用：暫存某個數據，以便在適當的時間節(jié)拍和給定的計算步驟將數據輸入或輸出到其它記憶元件中去。下圖位一個四位寄存器電路原理圖問題：如果某一位在時間節(jié)拍到時不想輸出怎么辦？解決問題：

可控緩沖寄存器 LOAD高電平時使數據裝入，低電平時，數據自鎖在其中。對于多位的寄存器，每位各自一套“L”門。不過只用一個非門，并且只有一個LOAD輸入端可控緩沖寄存器的符號LOAD為其控制門CLR為高電平時則可用以清除，使其中各位變?yōu)?移位寄存器在CLK的驅動下，將存儲的數據逐位向左或向右移動可控移位寄存器的符號SHL——左移SHR——右移計數器行波計數器同步計數器環(huán)形計數器程序計數器若干個觸發(fā)器組成的寄存器能夠把存儲在其中的數字加1行波計數器J，K輸入端都是懸浮的各位的JK觸發(fā)器的時鐘脈沖輸入端都串有一個反相門(非門,為什么加這個門)CLR由高電位變至低電位，則計數器全部清除能不能在CLK下降沿到達時某個觸發(fā)器不翻轉？CLKQ0Q1Q2Q3可控計數器當COUNT為高電位時，JK觸發(fā)器才有翻轉的可能。當COUNT為低電位時就不可能翻轉。環(huán)形計數器不是用來計數用，而是用來發(fā)出順序控制信號的由若干個觸發(fā)器組成的有唯一的一個位為高電位，即只有一位為1，其他各位為0程序計數器是一個行波計數器(也可用同步計數器)不但可以從0開始計數，也可以將外來的數裝入其中，一個COUNT輸入端，也要有一個LOAD門程序計數器的符號累加器累加器也是一個由多個觸發(fā)器組成的多位寄存器，它不進行加法運算，而是作為ALU運算過程的代數和的臨時存儲處。

累加器除了能裝入及輸出數據外，還能使存儲其中的數據左移或右移，所以它又是一種移位寄存器。累加器的符號

算術邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結構5存儲器6三態(tài)輸出門三態(tài)：1、0、高阻為了提高信號傳輸線的使用效率、公用性、復用性以及簡化電路，增強對各部件的控制而引入三態(tài)輸出電路。①原理：≥1≥11BAEG1G25V當E=1時

A=1則G2截止，G1導通則B=1（5V）A=0則G2導通，G1截止則B=0（0V）當E=0時G2截止，G1截止則B處于高阻②符號：③雙向輸出：ABE（enable)當E=1時則B=A當E=0時則B=AABCEoutEin當Ein=1時則C=B當Eout=1時則B=A當Eout=0、Ein=0時則B與A、C無關④三態(tài)門（E門）與此同時裝入門（L門）一樣，可加到任何電路上，實現數據信號的賦值或傳遞操作。

算術邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結構5存儲器6總線1、總線：連接各部件的一組公共信號線。2、總線分類：①按總線位置：②按傳遞內容：④按方向特性：片內總線：芯片內部芯片總線：各芯片間，插件內，無標準內部總線：各插件間，如PCI、STD、ISA等外部總線：各系統(tǒng)間，如IDE、RSC-232等數據總線：地址總線：控制總線：③按工作特性：并行總線：速度快，連線多串行總線：速度慢，連線少單向總線：雙向總線：分時復用總線：不同時鐘內，傳遞內容不同設有A，B，C和D4個寄存器，它們都有L門和E門，其符號分別附以A，B，C和D的下標。它們的數據位數，設有4位，這樣只要有4條數據線即可溝通它們之間的信息來往。

L門：控制輸入E門：控制輸出35總線W上，某一個時鐘節(jié)拍（CLK為正半周），只有一條電路通道。即1個寄存器L門為高電位，和另一寄存器的E門位高電位。其余各門則必須為低電位。見表2-3所示。36

控制字中哪些位為高電平，哪些位為低電平，將由控制器發(fā)出并送到各個寄存器中去。

圖2-28中有兩條總線，一條稱為數據總線、另一條為控制總線，它能將控制字各位分別送到各個寄存器上去，同時能把時鐘送到各個寄存器上去。

算術邏輯單元1觸發(fā)器2寄存器3三態(tài)輸出電路4總線結構5存儲器6存儲器1、分類：只讀存儲器（ROM），隨機存儲器（RAM）2、每個八位寄存器成為一個單元，理論上都要有L門和E門。3、因而使存儲器大量的L門和E門是存儲器技術的關鍵問題。4、解決方案：用地址來替代、壓縮存儲器大量的L門和E門。5、解決方案優(yōu)點：解決了存儲器芯片引腳不足的問題。缺點：對存儲單元的操作不能在一個時鐘內完成。1#2#3#L1L2L3E1CLKE2L3CLKCLK1#2#3#L2L3E1E2L3L1譯碼器地址：A7A6A5A4A3A2A1A0存儲芯片控制信號1K字節(jié)=1024字節(jié)2.6.1只讀存儲器

這是用以存放固定程序的存儲器，一旦程序存放進去之后，即不可改變。也就是說，不能再“寫”入新的字節(jié)，而只能從中“讀”出其所存儲的內容，因此稱為只讀存儲器。下圖是8個存儲單元，每個4位(即半個字節(jié))，所以寫成8×4ROM。(b)為通用寫法，m×nROM意即為m個存儲單元，其中每個為n位。存儲地址寄存器(memoryaddressregister,MAR)：將所要尋找的存儲單元的地址暫存下來，以備下一條指令之用。存儲地址寄存器也是一個可控緩沖寄存器，它具有L門以控制地址的輸入。它和存儲器的聯系是雙態(tài)的，即地址一進入MAR就立即被送到存儲器去，如圖所示。MAR和ROM的聯系【例2.1】程序計數器PC，存儲地址寄存器MAR和ROM通過總線的聯系如圖所示。設控制字依次是：(1)CPEPLMER=0110(2)CPEPLMER=0001(3)CPEPLMER=1000問：它們之間的信息是如何流通的?開機時，先令CLR=1，則PC=0000(1)第1個控制字是：

CPEPLMER=0110即EP=1，PC準備放出數據；LM=1，MAR準備裝入數據。在CLK正前沿到達時，CLK=1，MAR=PC=0000，PC的數據裝入MAR，同時MAR立即指向ROM的第一地址，即選中了ROM中的R0存儲單元。(2)第2個控制字是：

CPEPLMER=0001即ER=1，令ROM放出數據。當ER為高電位，R0中的8位數據就被送入到W總線上去。這樣的動作，不需等待時鐘脈沖的同步訊號，因而稱為異步動作。(3)第3個控制字是：

CPEPLMER=1000即CP=1，這是命令PC加1，所以PC=0001。這是在取數周期完了時，要求PC進一步，以便為下一條指令準備條件。隨機存儲器隨時讀/寫數據，每一單元相當于可控緩沖寄存器。①、動態(tài)RAM：常用電容作為記憶元件。靜態(tài)RAM：常用雙極型晶體管觸發(fā)器作為記憶元件。②

、原理：0#:00B1#:01B2#:10B3#:11B11&&&&&&&&&&&&&&&&1A1A1A0A0MEWEDIND7D6D5D4D3D2D1D0DOUT:D7D6D5D4D3D2D1D0L0E0L1E1L2E2L3E3當ME=1時WE=0則讀出WE=1則寫入當ME=0時無論WE=0還是WE=1，DIN（DOUT）與D都高阻。譯碼器

RAM的符號A——地址線；DIN——要寫入的數據；DOUT——要讀出的數據；ME——選通此RAM的E門；WE——數據讀\寫控制。存儲器數據寄存器(memorydataregister，MDR)將要寫入RAM中去的數據暫存寄MDR中，以等待控制器發(fā)出WE=1的命令到來時，才能寫入RAM中去。MDR和MAR以及RAM的聯系如圖所示?！纠?.2】一個微型計算機的一部分如圖2.36所示，其工作程序分析如圖。這一部分系統(tǒng)圖是用來分析將數據I0裝入到RAM中去的過程的。設要寫入到RAM中去的數據為：I0=1100

0001

1001(共12位)這部分的控制字為：CON=CPEPLMWEMELDLIEI(共8位)已設計好的控制字的次序如下：

CON1=0110

0000(6016)

CON2=0000

0010(0216)

CON3=0000

0101(0516)

CON4=0001

1000(1816)

CON5=1000

0000(8016)CON=CPEPLMWEMELDLIEICON1=0110

0000(6016)

CON2=0000

0010(0216)

CON3=0000

0101(0516)

CON4=0001

1000(1816)

CON5=1000

0000(8016)CON=CPEPLMWEMELDLIEICON1=0110

0000PC

MARCLR已經接受過高電位，PC=0000

0000當CLK的前沿一到時：MAR=PC=0000

0000這是指出存儲器RAM中第一個存儲單元R0的地址。CON=CPEPLMWEMELDLIEICON2=0000

0010LI=1，為輸入寄存器作好準備，以便輸入數據I0。當第2個CLK的前沿到達時，I=I0=1100

0001

1001(C1916)CON=CPEPLMWEMELDLIEICON3=0000

0101LD=1，MDR準備接受數據；EI=1，I準備放出數據。當第3個CLK的前沿到達時，MDR=I=I0=1100

0001