匯編語言第2章微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)

第2章微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)本章學(xué)習(xí)目標(biāo)．了解匯編語言程序設(shè)計(jì)的源程序總體結(jié)構(gòu)和指令的執(zhí)行過程。．理解微型計(jì)算機(jī)8086/8088CPU的內(nèi)部結(jié)構(gòu)和外部引腳的含義。．充分理解微型計(jì)算機(jī)8086/8088CPU的工作模式和適用的范圍。．理解8086/8088CPU系統(tǒng)總線時(shí)序、總線周期的組成和完成的目標(biāo)任務(wù)。．掌握8086/8088CPU內(nèi)部段寄存器和通用寄存器的隱含及替代使用方法。．熟練掌握8086/8088CPU標(biāo)志寄存器中的各標(biāo)志位所表示的具體意義和產(chǎn)生的條件。2.18086/8088微處理器2.1.1CPU結(jié)構(gòu)為了說明8086CPU的結(jié)構(gòu)，需要先了解CPU的功能，然后考慮需要什么樣的結(jié)構(gòu)才能夠?qū)崿F(xiàn)這種功能。這樣的一種學(xué)習(xí)思路可以使讀者更容易理解CPU的各個(gè)組成結(jié)構(gòu)。

CPU的功能概括起來就是“執(zhí)行指令”。一個(gè)程序有很多條指令，放在內(nèi)存中的。那么把它取出來送給CPU就是“取指”過程。指令本身的執(zhí)行在CPU內(nèi)部，“執(zhí)行過程”跟接口沒有關(guān)系。執(zhí)行完畢，要將結(jié)果輸出到內(nèi)存或者端口，這就是“輸出結(jié)果”過程。將上述指令執(zhí)行的過程概括一下，可以分為3個(gè)步驟：①“取指”過程；②“執(zhí)行”過程；③“輸出結(jié)果”過程。執(zhí)行過程在CPU內(nèi)部完成,部件稱為執(zhí)行部件EU；“取指”和“輸出結(jié)果”過程則是由總線接口部件BIU來完成的。

8086CPU內(nèi)部結(jié)構(gòu)如圖2-1所示。從功能上可將8086分為兩個(gè)部分，即總線接口單元BIU(BusInterfaceUnit）和執(zhí)行單元EU(ExecutionUnit).1．總線接口單元BIU

總線接口單元的功能是負(fù)責(zé)完成與存儲(chǔ)器或I/O設(shè)備之間的數(shù)據(jù)傳送。其具體任務(wù)是：BIU要從內(nèi)存取指令送到指令隊(duì)列緩沖器；CPU執(zhí)行指令時(shí)，總線接口單元要配合執(zhí)行單元從指定的內(nèi)存單元或外設(shè)端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給執(zhí)行單元，或者把執(zhí)行單元的操作結(jié)果傳送到指定的內(nèi)存單元或外設(shè)端口中。

BIU內(nèi)有4個(gè)16位段地址寄存器CS（代碼段寄存器）、DS（數(shù)據(jù)段寄存器）、SS（堆棧段寄存器）和ES（附加段寄存器），16位指令指針I(yè)P(InstructionPointer),6字節(jié)指令隊(duì)列緩沖器，20位地址加法器和總線控制電路。下面對(duì)總線接口單元作3點(diǎn)說明。

(1)指令隊(duì)列緩沖器

8086的指令隊(duì)列為6個(gè)字節(jié)，而8088的指令隊(duì)列為4個(gè)字節(jié)。不管是8086還是8088,都會(huì)在執(zhí)行指令的同時(shí)，從內(nèi)存中取下面一條或幾條指令，取來的指令就依次放在指令隊(duì)列中。它們采用“先進(jìn)先出”的原則，按順序存放，并順序到EU中去執(zhí)行，且遵循下列原則。

1)取指時(shí)，每當(dāng)指令隊(duì)列緩沖器中存滿一條指令時(shí)，EU就立即開始執(zhí)行。

2）指令隊(duì)列緩沖器中只要空出兩個(gè)字節(jié),BIU便自動(dòng)執(zhí)行取指操作，直到填滿為止。

3）在EU執(zhí)行指令的過程中，指令需要對(duì)存儲(chǔ)器或I/O設(shè)備存取數(shù)據(jù)時(shí)，BIU將在執(zhí)行完現(xiàn)行取指的存儲(chǔ)器周期后的下一個(gè)存儲(chǔ)器周期時(shí)，對(duì)指定的內(nèi)存單元或I/O設(shè)備進(jìn)行存取操作，交換的數(shù)據(jù)經(jīng)BIU由EU進(jìn)行處理。

4)當(dāng)EU執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時(shí)，則要清除指令隊(duì)列緩沖器，并要求BIU從新的地址重新開始取指令，新取的第一條指令將直接經(jīng)指令隊(duì)列送到EU去執(zhí)行，隨后取來的指令將填入指令隊(duì)列緩沖器。由于BIU和EU是分開并獨(dú)立工作的，因此，在一般情況下，CPU執(zhí)行完一條指令后就可以執(zhí)行下一條指令，而不需要像以往8位CPU那樣重復(fù)地進(jìn)行先取指令、后執(zhí)行指令的串行操作。16位CPU這種并行重疊操作的特點(diǎn)，提高了總線的信息傳輸效率和整個(gè)系統(tǒng)的執(zhí)行速度。如圖2-2所示為8086/8088CPU程序的執(zhí)行過程。(2）地址加法器和段寄存器

8086有20條地址線，但CPU內(nèi)部寄存器只有16位，那么如何用16位寄存器實(shí)現(xiàn)20位地址的尋址呢？分別用16位的段寄存器與16位的偏移量巧妙地解決了這一矛盾。即各個(gè)段寄存器分別用來存放各段的起始地址。由IP提供或由EU按尋址方式計(jì)算出尋址單元的16位偏移地址（又稱為邏輯地址）后，將與左移4位后的段寄存器的內(nèi)容同時(shí)送到地址加法器進(jìn)行相加，形成一個(gè)20位的實(shí)際地址（又稱為物理地址），以對(duì)存儲(chǔ)單元尋址。實(shí)際地址的產(chǎn)生過程如圖2-3所示。例如，要形成某指令碼的實(shí)際地址，就需將IP的值與代碼段寄存器CS(CodeSegment）左移4位后的內(nèi)容相加。假設(shè)CS=ECOOH,IP=0800H，此時(shí)指令的物理地址為EC800H。(3)16位指令指針I(yè)PIP的功能與8位CPU類似。正常運(yùn)行時(shí)，IP中含有BIU要取的下一條指令（字節(jié)）的偏移地址。IP在程序運(yùn)行中能自動(dòng)加1修正，使之指向要執(zhí)行的下一條指令。有些指令能使IP值改變或使IP值壓入堆棧，或由堆棧彈出恢復(fù)原值。2．執(zhí)行單元EU

執(zhí)行單元不與系統(tǒng)直接相連，它的功能只是負(fù)責(zé)執(zhí)行指令；執(zhí)行的指令從BIU的指令隊(duì)列緩沖器中取得，而且執(zhí)行指令的結(jié)果或執(zhí)行指令所需要的數(shù)據(jù)都由EU向BIU發(fā)出請求，再由BIU對(duì)存儲(chǔ)器或外設(shè)存取。EU由下列部分組成。

1)16位算術(shù)邏輯單元（ALU)：它可以用于進(jìn)行算術(shù)、邏輯運(yùn)算，也可以按指令尋址方式計(jì)算出尋址單元的16位偏移量。

2)16位標(biāo)志寄存器F：它用來反映CPU運(yùn)算的狀態(tài)特征或存放控制標(biāo)志。

3)數(shù)據(jù)暫存寄存器：它協(xié)助ALU完成運(yùn)算，暫存參加運(yùn)算的數(shù)據(jù)。

4)通用寄存器組：它包括4個(gè)16位數(shù)據(jù)寄存器AX,BX,CX,DX和4個(gè)16位指針與變址寄存器SP,BP,SI,DI.5)EU控制電路：它是控制、定時(shí)各種狀態(tài)邏輯電路，接收從BIU中指令隊(duì)列取來的指令，經(jīng)過指令譯碼形成各種定時(shí)控制信號(hào)，對(duì)EU的各個(gè)部件實(shí)現(xiàn)特定的定時(shí)操作。

EU中所有的寄存器和數(shù)據(jù)通道（除隊(duì)列總線為8位外）都是16位的寬度，可實(shí)現(xiàn)數(shù)據(jù)的快速傳遞。2.1.2寄存器結(jié)構(gòu)寄存器是CPU在運(yùn)算時(shí)一些中間數(shù)據(jù)的暫存地址，按照其用途的不同可以分為通用寄存器、指令指針寄存器、標(biāo)志寄存器和段寄存器4類。8086/8088的內(nèi)部寄存器編程結(jié)構(gòu)如圖2-4所示。它共有14個(gè)16位寄存器，其中標(biāo)志寄存器只用了9位。下面根據(jù)寄存器用途的不同對(duì)各種寄存器進(jìn)行詳細(xì)介紹。

1．通用寄存器

8086/8088的通用寄存器分為兩組。（1)數(shù)據(jù)寄存器

EU中有4個(gè)16位數(shù)據(jù)寄存器AX,BX,ON和DX。每個(gè)數(shù)據(jù)寄存器分為高字節(jié)H和低字節(jié)L，它們均可作為8位數(shù)據(jù)寄存器獨(dú)立尋址、獨(dú)立使用。多數(shù)情況下，這些數(shù)據(jù)寄存器用在算術(shù)運(yùn)算或邏輯運(yùn)算指令中，用來進(jìn)行算術(shù)邏輯運(yùn)算。而在有些指令中，它們則有特定的用途：如AX作累加器；BX作基址寄存器，在查表指令XLAT中存放表的起始地址；CX作計(jì)數(shù)寄存器，在數(shù)據(jù)串操作指令的REP中存放數(shù)據(jù)串元素的個(gè)數(shù)；DX作數(shù)據(jù)寄存器，在字的除法運(yùn)算指令DIV中存放余數(shù)。這些寄存器在指令中隱含使用。有關(guān)數(shù)據(jù)寄存器的隱含使用操作如表2-1所示。

(2）指針寄存器和變址寄存器指針寄存器SP和BP稱為P組，變址寄存器SI和DI稱為I組，它們都是16位寄存器，一般用來存放地址的偏移量（即相對(duì)于段起始地址的距離）。偏移量在BIU的地址加法器中和左移4位的段寄存器內(nèi)容相加產(chǎn)生20位的物理地址。指針寄存器SP和BP用來指示存取位于當(dāng)前堆棧段中的數(shù)據(jù)所在的地址，但SP和BP在使用上有區(qū)別。入棧（PUSH）和出棧（(POP)指令是由SP給出棧頂?shù)钠频刂?，故稱為堆棧指針，BP則是存放位于堆棧段中一個(gè)數(shù)據(jù)區(qū)的基地址，故稱為基址指針寄存器（數(shù)據(jù)區(qū)首地址的偏移量）。變址寄存器SI和DI是存放當(dāng)前數(shù)據(jù)段的偏移地址的。源操作數(shù)地址的偏移放于SI中，所以SI稱為源變址寄存器；目的操作數(shù)地址的偏移地址放于DI中，故DI稱為目的變址寄存器。例如在數(shù)據(jù)串操作指令中，被處理數(shù)據(jù)串地址的偏移地址由SI給出，處理后的結(jié)果數(shù)據(jù)串地址的偏移地址則由DI給出。

2．指令指針寄存器指令指針寄存器IP用來存放下一條待執(zhí)行指令在代碼段中的偏移地址。與CS（代碼段寄存器）相結(jié)合形成指向指令存放單元的物理地址。3．標(biāo)志寄存器

16位標(biāo)志寄存器F只用了其中的9位作標(biāo)志位，即6個(gè)狀態(tài)標(biāo)志位，3個(gè)控制標(biāo)志位。如圖所示。狀態(tài)標(biāo)志位用來反映算術(shù)或邏輯運(yùn)算后結(jié)果的狀態(tài)，以記錄CPU的狀態(tài)特征，分別為：CF,PF,AF,ZF,SF,OF.1)CF(CarryFlag）進(jìn)位標(biāo)志：當(dāng)執(zhí)行一個(gè)加法或減法運(yùn)算使最高位（即D15位或D7位）產(chǎn)生進(jìn)位或借位時(shí)，則CF為1，否則為0。在進(jìn)行多字節(jié)數(shù)的加減運(yùn)算時(shí)，要使用到該標(biāo)志位；在比較無符號(hào)數(shù)大小時(shí)，也用到該標(biāo)志位。此外，循環(huán)指令也會(huì)影響它。

2)PF(PrityFlag）奇偶標(biāo)志：當(dāng)指令執(zhí)行結(jié)果的低8位中含有偶數(shù)個(gè)1時(shí)，則PF為1，否則為0。利用PF可進(jìn)行奇偶校驗(yàn)檢查，或產(chǎn)生奇偶效驗(yàn)位，在串行通信中也用到PF位。

3)AF(AuxiliaryCarryFlag）輔助進(jìn)位標(biāo)志：當(dāng)執(zhí)行一個(gè)加法或減法運(yùn)算使結(jié)果中低字節(jié)的低4位向高4位有進(jìn)位或借位時(shí)，則AF為1，否則為0.4)ZF(ZeroFlag）零標(biāo)志位：若當(dāng)前的運(yùn)算結(jié)果為0，則ZF為1，否則為0.5)SF(SignFlag）符號(hào)標(biāo)志：它和運(yùn)算結(jié)果的最高位（根據(jù)D15位或D7位判斷）相同。當(dāng)數(shù)據(jù)用補(bǔ)碼表示時(shí)，負(fù)數(shù)的最高位為1，正數(shù)的最高位為0.

6)OF(OverflowFlag）溢出標(biāo)志：此標(biāo)志用于反映有符號(hào)數(shù)加減運(yùn)算是否引起溢出。如運(yùn)算結(jié)果超過了8位或16位有符號(hào)數(shù)的表示范圍，即在字節(jié)運(yùn)算時(shí)大于＋127或小于-128，在字運(yùn)算時(shí)大于＋32767或小于-32768，稱為溢出。當(dāng)補(bǔ)碼運(yùn)算有溢出時(shí)，OF為1；否則為0。對(duì)OF的取值可以采用簡易的辦法來求解：字節(jié)運(yùn)算，C6和C7位的異或；字運(yùn)算，則用C14和C15位的異或

C，表示進(jìn)行加減運(yùn)算時(shí)第i位向第i+1位的進(jìn)位或借位。標(biāo)志寄存器中的3個(gè)控制標(biāo)志位分別為DF,IF和TF。

1)DF(DirectionFlag）方向標(biāo)志：它用來控制數(shù)據(jù)串操作指令的步進(jìn)方向。若用STD指令將DF置1，則串操作過程中地址會(huì)自動(dòng)遞減；若用CLD指令將DF清零，則串操作過程中地址會(huì)自動(dòng)遞增。

2)IF(InterruptEnableFlag）中斷允許標(biāo)志：它是控制可屏蔽中斷的標(biāo)志。若用STI指令將IF置1，則表示允許CPU接受外部從INTR引線上發(fā)來的可屏蔽中斷請求信號(hào)；若用CLI指令將IF清零，則禁止CPU接受可屏蔽中斷請求信號(hào)。IF的狀態(tài)不影響非屏蔽中斷（NM）請求，也不影響CPU響應(yīng)內(nèi)部的中斷請求。

3)TF(TrapFlag）跟蹤（陷阱）標(biāo)志：它是為調(diào)試程序方便而設(shè)置的。若將TF置1,則8086/8088CPU處于單步工作狀態(tài)方式；否則，將正常執(zhí)行程序。8086/8088沒有專門設(shè)置和清除TF標(biāo)志的指令，要通過其他方法設(shè)置和清除。中斷時(shí)標(biāo)志寄存器自動(dòng)地壓入了堆棧，故可以在中斷服務(wù)程序中，用BP間址找到標(biāo)志寄存器存放的內(nèi)存單元，并進(jìn)行改變，當(dāng)IRET指令使堆棧中存放的原標(biāo)志寄存器內(nèi)容自動(dòng)地彈回到CPU中去時(shí)，其中的TF已是新的狀態(tài)“1”了。

4．段寄存器

8086/8088CPU具有尋址存儲(chǔ)空間1MB的能力，但是8086/8088指令中給出的地址碼僅有16位，指針寄存器和變址寄存器也只有16位，即用16位長度二216=64K不能使CPU直接尋址220=1MB空間。為此，8086/8088用一組段寄存器將這1MB存儲(chǔ)空間分成若干個(gè)邏輯段，每個(gè)邏輯的長度為64K。這些邏輯段可被任意設(shè)置在整個(gè)存儲(chǔ)空間上下浮動(dòng)。

8086/8088CPU的BIU中有4個(gè)16位段寄存器（CS,SS,DS,ES)，分別稱為代碼段寄存器CS、堆棧段寄存器SS、數(shù)據(jù)段寄存器DS和附加段寄存器ES，用來存放各段的起始地址，它們被稱為“段基址”寄存器。代碼段寄存器CS用來存放程序當(dāng)前使用的代碼段的段基址，CPU執(zhí)行的指令將從代碼段取得；堆棧段寄存器SS用來存放程序當(dāng)前使用的堆棧段的段基址，堆棧操作的數(shù)據(jù)就在這個(gè)段中；數(shù)據(jù)段寄存器DS用來存放程序當(dāng)前使用的數(shù)據(jù)段的段基址。一般來說，程序使用的數(shù)據(jù)放在數(shù)據(jù)段中；附加段寄存器ES用來存放程序當(dāng)前使用的附加段的段基址，它通常也用來存放數(shù)據(jù)，典型用法是存放處理后的數(shù)據(jù)。段的概念（強(qiáng)調(diào)）

8086/8088CPU的指令指針I(yè)P和堆棧指示器SP都是16位，故只能直接尋址64K.為了能尋址1MB存儲(chǔ)空間，引入了分段的新概念。在8086/8088系統(tǒng)中，1MB存儲(chǔ)空間被分為若干邏輯段，其實(shí)際存儲(chǔ)器中段的位置如圖2-6所示。每段最多可包含64K長度的連續(xù)存儲(chǔ)單元。每個(gè)段的起始地址又叫基址，它是一個(gè)能被16整除的數(shù)，即最后4位為0，基址是用軟件設(shè)置的。段和段之間可以是連續(xù)的、分開的、部分重疊或完全重疊的。一個(gè)程序所用的具體存儲(chǔ)空間可以為一個(gè)邏輯段，也可以為多個(gè)邏輯段。如果段不重疊且連續(xù)只能有16個(gè)段,216×24=1M段的基址存放在段寄存器CS,DS,SS和ES中。程序可以從4個(gè)段寄存器給出的邏輯段中存取代碼和數(shù)據(jù)。若要對(duì)另外的段而不是當(dāng)前可尋址的段進(jìn)行存取信息，程序必須首先改變對(duì)應(yīng)的段寄存器，將其設(shè)置成所要存取的段的基址。有關(guān)段寄存器的使用約定如表2-2所示。

8086與8088的區(qū)別：內(nèi)部結(jié)構(gòu)和性能基本上是相同的。主要區(qū)別在于：8086是真正的標(biāo)準(zhǔn)16位CPU，它有16條數(shù)據(jù)線和20條地址線；

8088是在8位微處理器8080和8085基礎(chǔ)上發(fā)展起來的一種準(zhǔn)16位微處理器，它的內(nèi)部寄存器、運(yùn)算單元和內(nèi)部操作都是16位的，可處理16位數(shù)據(jù)，也能處理8位數(shù)據(jù)，但它的數(shù)據(jù)總線只有8條，它同樣也有20條地址線。

8086CPU的內(nèi)部指令隊(duì)列緩沖器為6字節(jié)長，而8088CPU的內(nèi)部指令隊(duì)列緩沖器為4字節(jié)長。2.1.38086/8088的引腳介紹

CPU引腳需要連接總線?？偩€又包括地址總線、數(shù)據(jù)總線、控制總線。一個(gè)引腳只能連接總線的一根線，引腳實(shí)質(zhì)上和總線的位數(shù)相對(duì)應(yīng)。為了減小引腳數(shù)量，8086的引腳設(shè)計(jì)采用過分時(shí)復(fù)用的方法，使得引腳的數(shù)量減少了一半。地址總線有20位,其中16位是地址／數(shù)據(jù)總線分時(shí)復(fù)用，另4位是地址／狀態(tài)總線分時(shí)復(fù)用。其次就是CPU和一些控制信號(hào)線進(jìn)行數(shù)據(jù)交換：一方面CPU的控制指令通過這些引腳發(fā)送出去；另一方面外部的一些狀態(tài)要通過這些引腳反饋回來。1.8086/8088系統(tǒng)總線時(shí)序由于CPU的引腳具有分時(shí)復(fù)用功能，在了解CPU各引腳功能之前首先要了解系統(tǒng)總線的時(shí)序結(jié)構(gòu)。微處理器是在統(tǒng)一的時(shí)鐘信號(hào)CLK控制下，按節(jié)拍進(jìn)行工作的。8086/8088的時(shí)鐘頻率為5MHz，故時(shí)鐘周期為200ns,CPU每執(zhí)行一條指令，至少要通過總線對(duì)存儲(chǔ)器訪問一次（取指令）。

8086/8088CPU通過總線對(duì)外部（存儲(chǔ)器或I/O接口）進(jìn)行一次訪問所需的時(shí)間稱為一個(gè)總線周期。一個(gè)總線周期至少包含4個(gè)時(shí)鐘周期即T1,T2,T3,T4，處在這些基本時(shí)鐘周期中的總線狀態(tài)稱為T狀態(tài)。

8086/8088CPU采用分時(shí)復(fù)用的地加數(shù)據(jù)總線。在一個(gè)總線周期內(nèi)，首先利用總線傳送地址，然后再利用同一總線傳送數(shù)據(jù)。具體來說，在T1狀態(tài)，BIU把要訪問的存儲(chǔ)單元或I/O端口的地址輸出到總線上。若為讀周期，在T2中使總線處于浮動(dòng)的（高阻）緩沖狀態(tài)，以使CPU有足夠的時(shí)間從輸出地址方式轉(zhuǎn)變?yōu)檩斎耄ㄗx）數(shù)據(jù)方式，然后在T3狀態(tài)的開始，CPU從總線上讀入數(shù)據(jù)。T4結(jié)束本總線周期.若為寫周期，由于輸出地址和輸出數(shù)據(jù)都是寫總線過程，CPU不必轉(zhuǎn)變讀寫工作方式，因而不需要緩沖區(qū)，CPU在T2~T4中把數(shù)據(jù)輸出到總線上，考慮到CPU和慢速的存儲(chǔ)器或I/O接口之間傳送的實(shí)際情況，CPU會(huì)在總線周期的T3和T4之間插入若干個(gè)附加時(shí)鐘周期。這附加周期稱為等待周期TW.

需要特別指出，僅當(dāng)BIU需要填補(bǔ)指令隊(duì)列的空缺，或者當(dāng)EU在執(zhí)行指令過程中需要申請一個(gè)總線周期時(shí)，BIU才一會(huì)進(jìn)入執(zhí)行總線周期的工作狀態(tài)。在兩個(gè)總線周期之間，可能出現(xiàn)一些沒有BIU活動(dòng)的時(shí)鐘周期T1，處于這種時(shí)鐘周期中的總線狀態(tài)被稱為空閑狀態(tài)，或者簡稱T1狀態(tài)。如圖2-7所示為典型的總線周期序列。只有第28腳不同2.8086/8088CPU的引腳信號(hào)

8086和8088的引腳信號(hào)如圖2-8所示。它們的40條引線按功能可分為以下5類

(1)地址／數(shù)據(jù)總線AD15-AD0

這是分時(shí)復(fù)用的存儲(chǔ)器或端口地址和數(shù)據(jù)總線。三態(tài)，雙向輸入／輸出。808616位數(shù)據(jù)，8088只能傳輸8位數(shù)據(jù)，所以只有AD7~AD08條地址數(shù)據(jù)線，A15~A8只用來輸出地址。作為復(fù)用引腳，在總線周期的T1狀態(tài)用來輸出要尋址的存儲(chǔ)器或I/O端口地址；在T2狀態(tài)浮置成高阻狀態(tài)，為傳輸數(shù)據(jù)做準(zhǔn)備；在T3狀態(tài)，用于傳輸數(shù)據(jù)；T4狀態(tài)結(jié)束總線周期。當(dāng)CPU響應(yīng)中斷以及系統(tǒng)總線“保持響應(yīng)”時(shí)，復(fù)用線都被置為高阻狀態(tài)。(2）地址狀態(tài)總線A19/S6-A16/S3

地址／狀態(tài)總線為輸出、三態(tài)總線，采用分時(shí)輸出，即T1狀態(tài)輸出地址的最高4位，T2-T4狀態(tài)輸出狀態(tài)信息。當(dāng)訪問存儲(chǔ)器時(shí)，T1狀態(tài)時(shí)輸出高4位的地址A19-A16送到鎖存器（8282)鎖存，與AD15-AD0組成20位的地址信號(hào)；訪問I/O端口時(shí)，A19-A16=0。狀態(tài)信息S6為0用來指示8086/8088當(dāng)前與總線相連，所以，在T2-T4狀態(tài)，S6總等于0，表示當(dāng)前連總線上。S5表示中斷允許標(biāo)志位IF的當(dāng)前設(shè)置。S4和S3用來指示當(dāng)前正在使用哪個(gè)段寄存器，如表2-3。當(dāng)系統(tǒng)總線處于“保持響應(yīng)”狀態(tài)時(shí)，這些引線置為高阻狀態(tài)。

(3）控制總線

1)/BHE/S7:/BHE高8位數(shù)據(jù)總線允許／狀態(tài)復(fù)用引腳三態(tài)、輸出。/BHE在總線周期的T1狀態(tài)時(shí)輸出，S7在T2~T4時(shí)輸出。在8086中，當(dāng)/BHE/S7引腳上輸出/BHE信號(hào)時(shí)，表示總線高8位AD15-AD8上的數(shù)據(jù)有效。在8088中，第34引腳不是/BHE/S7，而是被賦予另外的信號(hào)：在最小工作模式時(shí)，它為/SS0，和DT//R、/M/IO一起決定了8088當(dāng)前總線周期的讀／寫動(dòng)作；在最大工作模式時(shí)，它恒為高電平。

S7在當(dāng)前的8086芯片設(shè)計(jì)中未被定義，作備用狀態(tài)信號(hào)線。

2）/RD：讀控制信號(hào)，三態(tài)，輸出。當(dāng)/RD=0時(shí)，表示將要執(zhí)行一個(gè)對(duì)存儲(chǔ)器或I/O端口的讀操作。到底是對(duì)內(nèi)存單元還是對(duì)I/O端口讀取數(shù)據(jù)，取決于/M/IO信號(hào)。在一個(gè)讀操作的總線周期中，/RD信號(hào)在T2,T3和Tw狀態(tài)均為低電平。在系統(tǒng)總線進(jìn)入“保持響應(yīng)”期間，/RD被浮空。

3)READY:“準(zhǔn)備好”信號(hào)線，輸入。它實(shí)際上是由所尋址的存儲(chǔ)器或I/O端口發(fā)來的響應(yīng)信號(hào)，高電平有效。當(dāng)READY=1時(shí)，表示所尋址的內(nèi)存或I/O設(shè)備己準(zhǔn)備就緒，馬上就可以進(jìn)行一次數(shù)據(jù)傳輸。CPU在每個(gè)總線周期的T3狀態(tài)開始對(duì)READY信號(hào)采樣。如果檢測到READY為低電平，表示存儲(chǔ)器或I/O設(shè)備尚未準(zhǔn)備就緒，則CPU在T3狀態(tài)之后自動(dòng)插入一個(gè)或幾個(gè)等待狀態(tài)Tw直到READY變?yōu)楦唠娖?，才進(jìn)入T4狀態(tài)，完成數(shù)據(jù)傳送，結(jié)束當(dāng)前總線周期。

4)/TEST：等待退出測試信號(hào)，輸入。它用于多處理器系統(tǒng)中且只有在執(zhí)行WAIT指令時(shí)才使用。當(dāng)CPU執(zhí)行WAIT指令時(shí)，每隔5個(gè)時(shí)鐘周期對(duì)該線輸入進(jìn)行一次測試；若/TEST=1時(shí)，CPU將停止取下條指令而進(jìn)入等待狀態(tài)，重復(fù)執(zhí)行WAIT指令，直至/TEST=0.等待狀態(tài)結(jié)束,CPU才繼續(xù)往下執(zhí)行被暫停的指令。等待期間允許外部中斷。

/TEST與WAIT配合使用。WAIT處理器控制指令,相當(dāng)于暫停

5)INTR：可屏蔽中斷請求信號(hào)，輸入，高電平有效。當(dāng)1NTR=1時(shí)，表示外設(shè)提出了中斷請求，8086/8088在每個(gè)指令周期的最后一個(gè)T狀態(tài)采樣此信號(hào)。若IF=1，則CPU響應(yīng)中斷，停止執(zhí)行指令序列，并轉(zhuǎn)去執(zhí)行中斷服務(wù)程序。

6)NMI：非屏蔽中斷請求信號(hào)，輸入，上升沿觸發(fā)。此請求不受IF狀態(tài)的影響，也不能用軟件屏蔽，只要此信號(hào)一出現(xiàn)，就在現(xiàn)行指令結(jié)束后引起中斷。

7)RESET：復(fù)位信號(hào)，輸入，高電平有效。通常與8284A復(fù)位輸出端相連，8086/8088要求復(fù)位脈沖寬度不得小于4個(gè)時(shí)鐘周期，接通電源時(shí)不能小于50uS；復(fù)位后，內(nèi)部寄存器狀態(tài)如表2-4所示。程序執(zhí)行時(shí)，RESET線保持低電平。interrupt

request

中斷請求不可屏蔽中斷(NonMaskableInterrupt)

8)CLK：系統(tǒng)時(shí)鐘，輸入。通常與8284A時(shí)鐘發(fā)生器的時(shí)鐘輸出端CLK相連，該時(shí)鐘信號(hào)的低／高之比常采用2:1（占空度1/3)。

(4)電源線VCC和地線GNDVCC：電源，輸入，第40腳。8086/8088CPU采用單一的＋5V電壓。

GND：接地引腳，第1,20腳。向CPU提供參考地電平，有兩個(gè)接地引腳。

(5）其他控制線（24~31引腳）由于8086/8088CPU可以工作在不同的工作模式（最大/最小），其他引腳功能都相同，只有24~31引腳在不同的工作模式下功能各不相同。2.2工作模式

8086/8088CPU芯片可以在兩種模式下工作，即最小模式和最大模式。所謂最小模式就是系統(tǒng)中只有一個(gè)8086/8088微處理器。在這種情況下，所有總線控制信號(hào)都是直接由8086/8088CPU產(chǎn)生的，系統(tǒng)中的總線控制邏輯電路被減到最少，該模式適用于規(guī)模較小的微機(jī)應(yīng)用系統(tǒng)。最大模式是相對(duì)于最小模式而言的，最大模式用于中、大規(guī)模的微機(jī)應(yīng)用系統(tǒng)中。在最大模式下，系統(tǒng)中至少包含兩個(gè)微處理器，其中一個(gè)為主處理器，即8086/8088CPU,其他的微處理器稱為協(xié)處理器(如8087)，協(xié)助主處理器工作。

MN//MX是最小／最大模式設(shè)置信號(hào)，輸入，第33腳。該輸入引腳電平的高、低決定了CPU工作在最小模式還是最大模式。當(dāng)MN//MX=1時(shí)，8086/8088工作在最小工作模式(MN)。在此方式下，全部控制信號(hào)由CPU本身提供。（主要介紹）當(dāng)MN//MX=0時(shí)，8086/8088工作在最大工作模式下。這時(shí)系統(tǒng)的控制信號(hào)由8288總線控制器提供，而不是由8086/8088直接提供。（了解）不同的工作模式只有這8個(gè)引腳不同括號(hào)內(nèi)是最大模式2.2.1最小工作模式和系統(tǒng)總線周期時(shí)序當(dāng)MN//MX=1時(shí)，接電源電壓，系統(tǒng)工作于最小工作模式。最小工作模式系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)如圖2-9。

在最小工作模式下，第24~31腳的信號(hào)含義如下所述。

1./INTA(InterruptAcknowledge）中斷響應(yīng)信號(hào)輸出它用于對(duì)外設(shè)的中斷請求作出響應(yīng)。當(dāng)外部中斷源通過INTR引腳向CPU發(fā)出中斷請求信號(hào)后，如果中斷允許標(biāo)志位IF=1（即CPU處于開中斷）時(shí)，CPU在當(dāng)前指令執(zhí)行完后，響應(yīng)中斷。中斷響應(yīng)周期時(shí)序如圖2-10所示。是兩個(gè)連續(xù)的負(fù)脈沖。第1個(gè)負(fù)脈沖通知外設(shè)接口，中斷請求己獲允許；外設(shè)接口收到第2個(gè)負(fù)脈沖后，把中斷類型號(hào)放到AD0-AD7總線上，而在這兩個(gè)總線周期的其余時(shí)間里，AD0-AD7處于浮空。CPU讀入中斷類型碼后，可以在中斷矢量表中找到該外設(shè)的服務(wù)程序入口地址，從而轉(zhuǎn)入中斷服務(wù)。

2.ALE（AddressLatchEnable）地址鎖存信號(hào)輸出它是8086/8088提供給地址鎖存器8282/8283(74LS373,74LS374）的控制信號(hào)，高電平有效。在任何一個(gè)總線周期的T1狀態(tài)，ALE輸出有效電平，以表示當(dāng)前在地址／數(shù)據(jù)復(fù)用總線上輸出的是地址信息，地址鎖存器將ALE作為鎖存信號(hào)，對(duì)地址進(jìn)行鎖存。

3./DEN（DataEnable）數(shù)據(jù)允許信號(hào)輸出當(dāng)用8286/8287(74LS244,74LS245）作為數(shù)據(jù)總線收發(fā)器時(shí)，/DEN為收發(fā)器提供一個(gè)控制信號(hào)，表示CPU當(dāng)前準(zhǔn)備發(fā)送或接收一個(gè)數(shù)據(jù)?？偩€收發(fā)器將/DEN作為輸出允許信號(hào)，即在每個(gè)存儲(chǔ)器的訪問周期以及中斷響應(yīng)周期均為低電平；在DMA(直接內(nèi)存訪問)方式時(shí)，被浮置為高阻狀態(tài)。

4.DT//R（DataTransmit/Receive）數(shù)據(jù)收發(fā)輸出在使用8286/8287作為數(shù)據(jù)總線收發(fā)器時(shí)，DT//R信號(hào)用來控制8286/8287的數(shù)據(jù)傳送方向。當(dāng)DT//R為高電平時(shí)，則進(jìn)行數(shù)據(jù)發(fā)送；當(dāng)DT//R為低電平時(shí)，則進(jìn)行數(shù)據(jù)接收。在DMA方式時(shí)，它被浮置為高阻狀態(tài)。

【資料】DMA方式，Direct

Memory

Access，也稱為成組數(shù)據(jù)傳送方式。

工作原理：

一個(gè)設(shè)備接口試圖通過總線直接向另一個(gè)設(shè)備發(fā)送數(shù)據(jù)(一般是大批量的數(shù)據(jù))，它會(huì)先向CPU發(fā)送DMA請求信號(hào)。外設(shè)通過DMA的一種專門接口電路――DMA控制器（DMAC），向CPU提出接管總線控制權(quán)的總線請求，CPU收到該信號(hào)后，在當(dāng)前的總線周期結(jié)束后，會(huì)按DMA信號(hào)的優(yōu)先級(jí)和提出DMA請求的先后順序響應(yīng)DMA信號(hào)。CPU對(duì)某個(gè)設(shè)備接口響應(yīng)DMA請求時(shí)，會(huì)讓出總線控制權(quán)。于是在DMA控制器的管理下，外設(shè)和存儲(chǔ)器直接進(jìn)行數(shù)據(jù)交換，而不需CPU干預(yù)。數(shù)據(jù)傳送完畢后，設(shè)備接口會(huì)向CPU發(fā)送DMA結(jié)束信號(hào)，交還總線控制權(quán)。

實(shí)現(xiàn)DMA傳送的基本操作如下：

（1）外設(shè)可通過DMA控制器向CPU發(fā)出DMA請求：

（2）CPU響應(yīng)DMA請求，系統(tǒng)轉(zhuǎn)變?yōu)镈MA工作方式，并把總線控制權(quán)交給DMA控制器；

（3）由DMA控制器發(fā)送存儲(chǔ)器地址，并決定傳送數(shù)據(jù)塊的長度；

（4）執(zhí)行DMA傳送；

（5）DMA操作結(jié)束，并把總線控制權(quán)交還CPU。

注意：

DMA請求信號(hào)可能會(huì)打斷一條指令的執(zhí)行，使它暫時(shí)停止執(zhí)行，數(shù)據(jù)傳送完畢后才恢復(fù)該指令的執(zhí)行。

用途：

DMA方式主要適用于一些高速的I/O設(shè)備。這些設(shè)備傳輸字節(jié)或字的速度非?？?。對(duì)于這類高速I/O設(shè)備，如果用輸入輸出指令或采用中斷的方法來傳輸字節(jié)信息，會(huì)大量占用CPU的時(shí)間，同時(shí)也容易造成數(shù)據(jù)的丟失。而DMA方式能使I/O設(shè)備直接和存儲(chǔ)器進(jìn)行成批數(shù)據(jù)的快速傳送。

DMA控制器或接口一般包括四個(gè)寄存器：

狀態(tài)控制寄存器、數(shù)據(jù)寄存器、地址寄存器和字節(jié)計(jì)數(shù)器。

這些寄存器在信息傳送之前需要進(jìn)行初始化設(shè)置。即在輸入輸出程序中用匯編語言指令對(duì)各個(gè)寄存器寫入初始化控制字。

5.M//IO(Memory/InputandOutput）存儲(chǔ)器/輸入、輸出控制信號(hào)輸出如為高電平，則表示CPU和存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸；如為低電平，則表示CPU和輸入／輸出設(shè)備之間進(jìn)行數(shù)據(jù)傳輸。一般在前一總線周期的T4狀態(tài)，M//IO就成為有效電平，然后開始一個(gè)新的總線周期，且一直保持有效電平，直到本周期的T4狀態(tài)為止。在DMA方式時(shí)，M//IO被浮置為高阻狀態(tài)。

6./WR（Write）寫信號(hào)輸出

/WR有效時(shí)，表示CPU當(dāng)前正在進(jìn)行存儲(chǔ)器或I/O寫操作，到底為哪種寫操作，則由M//IO信號(hào)決定。對(duì)任何寫周期，/WR在T2、T3、TW期間有效。在DMA方式時(shí)，被浮置為高阻狀態(tài)。

7.HOLD(HoldRequest）總線保持請求信號(hào)輸入

8.HLDA（HoldAcknowledge）總線保持響應(yīng)信號(hào)輸出當(dāng)系統(tǒng)中CPU之外的另一個(gè)主模塊要求占用總線時(shí)，通過HOLD向CPU發(fā)一個(gè)高電平的請求信號(hào)。如果CPU允許讓出總線，就在當(dāng)前總線周期完成時(shí)，于T4狀態(tài)從HLDA腳發(fā)出一個(gè)回答信號(hào)，同時(shí)，CPU使地址／數(shù)據(jù)總線和控制總線處于浮空狀態(tài)?？偩€請求部件收到HLDA信號(hào)后，就獲得了總線控制權(quán)。在此后一段時(shí)間，HOLD和HLDA都保持高電平。在總線占有部件用完總線之后，會(huì)把HOLD信號(hào)變?yōu)榈碗娖剑硎粳F(xiàn)己放棄對(duì)總線的占有。8086/8088收到低電平的HOLD信號(hào)后，也將HLDA變?yōu)榈碗娖?，于是CPU又重新獲得對(duì)總線的占有權(quán)。圖2-11所示為8086最小工作模式時(shí)讀和寫總線周期時(shí)序圖?？刂?286收發(fā)器/BHE---高8位數(shù)線有效若在系統(tǒng)中應(yīng)用了收發(fā)器8286，則要利用控制信號(hào)DT//R和/DEN。由于是讀，故DT//R應(yīng)為低電平，/DEN信號(hào)也在T2狀態(tài)有效，8286處于反向傳送。如果存儲(chǔ)器或IO接口可以立即完成數(shù)據(jù)準(zhǔn)備而不需要等待狀態(tài)，則T3狀態(tài)期間將數(shù)據(jù)放到系統(tǒng)數(shù)據(jù)總線上。CPU在T3狀態(tài)結(jié)束時(shí)從AD15S-AD0上讀取數(shù)據(jù)后，在T4狀態(tài)前期使/RD變?yōu)闊o效，存儲(chǔ)器或I/O接口檢測到這個(gè)跳變后，便認(rèn)為這次傳送結(jié)束，撤去數(shù)據(jù)。對(duì)于寫總線周期，則必須給出寫信號(hào)，因此，/WR信號(hào)在T2狀態(tài)變成有效低電平，并在撤銷地址后，立即把數(shù)據(jù)送上AD15-AD0。由于是寫操作，DT//R應(yīng)為高電平，/DEN為低電平，8286處于正向傳送。如果存儲(chǔ)器或I/O接口可以完成數(shù)據(jù)寫入而不需要等待狀態(tài)，CPU在T3狀態(tài)前期使/WR變?yōu)闊o效并撤銷輸出的數(shù)據(jù)信號(hào)。不管是讀總線周期，還是寫總線周期，DEN在T4狀態(tài)都變?yōu)闊o效，從而關(guān)閉收發(fā)器8286。在讀總線周期或?qū)懣偩€周期中，若所使用的存儲(chǔ)器或外設(shè)的工作速度較慢，不能滿足上述基本時(shí)序的要求，則可利用READY信號(hào)產(chǎn)生電路產(chǎn)生READY信號(hào)并經(jīng)時(shí)鐘8284同步后加到CPU的READY線上，使CPU在T3和T4之間插入一個(gè)或幾個(gè)TW狀態(tài)，來解決CPU與存儲(chǔ)器或外設(shè)之間的時(shí)間配合。

8086在T3狀態(tài)的開始測試READY線，若發(fā)現(xiàn)READY信號(hào)為有效高電平，T3狀態(tài)之后即進(jìn)入T4狀態(tài)；若發(fā)現(xiàn)READY信號(hào)為低電平，則在T3狀態(tài)結(jié)束后不進(jìn)入T4狀態(tài)，而插入一個(gè)TW狀態(tài)。以后在每一個(gè)TW狀態(tài)的開始都測試READY線，只有發(fā)現(xiàn)它為有效高電平時(shí)，才在這個(gè)TW狀態(tài)結(jié)束進(jìn)入T4狀態(tài)。在8088最小工作模式系統(tǒng)讀寫總線周期中，M//IO為IO//M，/BHE/S7是/SS0且與IO//M同時(shí)變化，AD15~AD8為A15~A8，僅用于輸出地址，只有AD7~AD0傳送數(shù)據(jù)。其他同8086。2.2.2最大工作模式

8086/8088也都可以按最大工作模式來配置系統(tǒng)。當(dāng)MN//MX線接地時(shí)，系統(tǒng)就工作于最大工作模式了。最大工作模式和最小工作模式區(qū)別。最小模式系統(tǒng)中，

CPU的引腳直接提供所有必須的總線控制信號(hào)，這種方式適合于單處理器組成的小系統(tǒng)。在最小工作模式中，作為單處理器的8086/8088CPU通常控制著系統(tǒng)總線，但也允許系統(tǒng)中的其他主控設(shè)備—DMA控制器占用系統(tǒng)總線。DMA控制器通過占用系統(tǒng)總線可實(shí)現(xiàn)外部設(shè)備和存儲(chǔ)器之間直接數(shù)據(jù)傳送。

DMA控制器雖然通過挪用總線周期實(shí)現(xiàn)外部設(shè)備與存儲(chǔ)器之間的直接數(shù)據(jù)傳送，提高了整個(gè)系統(tǒng)的能力，但DMA控制器卻不能執(zhí)行命令，其能力是相當(dāng)有限的。

假如系統(tǒng)中有兩個(gè)或多個(gè)同時(shí)執(zhí)行指令的處理器，這樣的系統(tǒng)就稱為多處理器系統(tǒng)。增加的處理器可以是8086/8088處理器，也可以是數(shù)字?jǐn)?shù)據(jù)處理器8087或I/O處理器8089。在設(shè)計(jì)多處理器系統(tǒng)時(shí)，除了解決對(duì)存儲(chǔ)器和I/O設(shè)備的控制、中斷管理、DMA傳送時(shí)總線控制權(quán)外，還必須解決多處理器對(duì)系統(tǒng)總線的爭用問題和處理器之間的通信問題。因?yàn)槎鄠€(gè)處理器通過公共系統(tǒng)總線共享存儲(chǔ)器和I/O設(shè)備，所以必須增加相應(yīng)的邏輯電路，以確保每次只有一個(gè)處理器占用系統(tǒng)總線。為了使一個(gè)處理器能夠把任務(wù)分配給另一個(gè)處理器或者從另一個(gè)取回執(zhí)行結(jié)果，就必須提供一種明確的方法來解決兩個(gè)處理器之間的通信。多處理器系統(tǒng)可以有效地提高整個(gè)系統(tǒng)的性能。

8086/8088的最大工作模式就是專門為實(shí)現(xiàn)多處理器系統(tǒng)而設(shè)計(jì)的。

IBMPC系列機(jī)系統(tǒng)中的微處理器工作于最大工作模式，系統(tǒng)中配置了一個(gè)作為協(xié)處理的數(shù)字?jǐn)?shù)據(jù)處理器8087、以提高系統(tǒng)數(shù)據(jù)處理的能力。

為了滿足多處理器系統(tǒng)的需求，又不增加引腳個(gè)數(shù)，在最大模式下的8086/8088采用了對(duì)控制引腳譯碼的方法以產(chǎn)生更多控制信號(hào)。CPU有8個(gè)控制引腳且各自有獨(dú)立的意義，經(jīng)過分組譯碼后產(chǎn)生具體控制信號(hào)。CPU的8個(gè)控制引腳24~31的功能定義如下。

1.QS1,QS0（輸出24、25腳）指令隊(duì)列狀態(tài)輸出線。它們用來提供8086/8088內(nèi)部指令隊(duì)列的狀態(tài)。8086/8088內(nèi)部在執(zhí)行當(dāng)前指令的同時(shí)，從存儲(chǔ)器預(yù)先取出后面的指令，并將其放在指令隊(duì)列中，QS1和QS0便提供指令隊(duì)列的狀態(tài)信息，以便提供外部邏輯跟蹤8086/8088內(nèi)部指令序列。QS1和QS0表示的狀態(tài)情況如表2-5所示。外部邏輯通過監(jiān)視總線狀態(tài)和隊(duì)列狀態(tài)，可以模擬CPU的指令執(zhí)行過程并確定當(dāng)前正在執(zhí)行哪一條指令。有了這種功能，8086/8088才能告訴協(xié)處理器何時(shí)準(zhǔn)備執(zhí)行指令。在PC中，這兩條線與8087協(xié)處理器的QS1和QS0相連。2./S2,/S1,/S0（輸出，三態(tài)，26、27、28腳）狀態(tài)信號(hào)輸出線，這3位狀態(tài)的組合表示CPU當(dāng)前總線周期的操作類型。8288總線控制器接收這3位狀態(tài)信息，產(chǎn)生訪問存儲(chǔ)器和I/O端口的控制信號(hào)及對(duì)8282.8286的控制信號(hào)。如表2-6所示為這3位狀態(tài)信號(hào)的編碼和由8288產(chǎn)生的對(duì)應(yīng)信號(hào)。

3./LOCK（輸出，三態(tài)29）總線鎖定信號(hào)，低電平有效。CPU輸出此信號(hào)表示不允許總線上的主控設(shè)備占用總線。該信號(hào)由系統(tǒng)指令前綴LOCK使其有效，并維持到下一條指令執(zhí)行完畢為止。此外，CPUINTR引腳上的中斷請求也會(huì)使LOCK引腳從第一個(gè)INTA脈沖開始直至第二個(gè)INTA脈沖結(jié)束保持低電平。這樣就保證在中斷響應(yīng)周期之后，其他主控設(shè)備才能占用總線。4./RQ//GT1，/RQ//GT0（輸入/輸出30、31）

在最大模式下有兩對(duì)總線輸入輸出請求和應(yīng)答線，請求和應(yīng)答是共用一條線都是低電平有效，在最小模式下只有一對(duì)HOLD和HLDA

這兩條引腳都是雙向的，低電平有效，用于輸入總線請求信號(hào)和輸出總線授權(quán)信號(hào)，/RQ//GT0優(yōu)先級(jí)高于/RQ//GT1。主要用于不同處理器之間連接控制用。在IBMPC系列機(jī)系統(tǒng)中，把CPU的/RQ//GT1引腳接至8087協(xié)處理器的/RQ//GT0端，這樣8087就可根據(jù)其指令的執(zhí)行情況，用這條線向8088發(fā)出總線請求信號(hào)，以便能夠控制總線，當(dāng)8088通過這條線向8087發(fā)出總線授權(quán)信號(hào)后，8087就獲得了對(duì)總線的控制權(quán)。當(dāng)8087用完總線后，又通過此線向8088發(fā)出釋放總線控制權(quán)的控制信號(hào)，8088在下一個(gè)時(shí)鐘周期開始，便重新獲得對(duì)總線的控制權(quán)。在IMBPC系列機(jī)系統(tǒng)中，把CPU的/RQ//GT0引腳接至＋5V，即使其處于無效狀態(tài)。最大工作模式和最小工作模式系統(tǒng)之間的主要區(qū)別是增加了一個(gè)控制信號(hào)轉(zhuǎn)換電路——Intel8288總線控制器。8288根據(jù)/S2，/S1和/S0狀態(tài)組合產(chǎn)生相應(yīng)的存儲(chǔ)器或I/O讀寫命令和總線控制命令信號(hào)，用于控制數(shù)據(jù)傳送以