時(shí)鐘發(fā)生器,DSP原理

時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器組成為C54xDSP提供時(shí)鐘信號(hào)一個(gè)內(nèi)部振蕩器一個(gè)鎖相環(huán)電路時(shí)鐘發(fā)生器的硬件連接？時(shí)鐘發(fā)生器可以采用兩種方法實(shí)現(xiàn)：(1)使用具有內(nèi)部振蕩電路的晶體振蕩器（必須配置CLKMD引腳以使能內(nèi)部振蕩器）

(2)使用外部時(shí)鐘（可以采用封裝好的晶體振蕩器，此時(shí)內(nèi)部振蕩器無(wú)效）C54xDSP有兩種類型的PLL：硬件可配置的；軟件可編程的硬件可配置的PLL硬件配置的PLL：就是通過(guò)配置C54x的3個(gè)引腳CLKMD1、CLKMD2和CLKMD3的狀態(tài)，來(lái)選定時(shí)鐘方式。

模式選擇引腳時(shí)鐘模式CLKMD1CLKMD2CLKMD3選項(xiàng)1選項(xiàng)2000使用外部時(shí)鐘源，PLL×3使用外部時(shí)鐘源，PLL×5110使用外部時(shí)鐘源，PLL×2使用外部時(shí)鐘源，PLL×4100使用內(nèi)部振蕩器，PLL×3使用內(nèi)部振蕩器，PLL×5010使用外部時(shí)鐘源，PLL×1.5使用外部時(shí)鐘源，PLL×4.5001使用外部時(shí)鐘源，時(shí)鐘頻率除以2使用外部時(shí)鐘源，時(shí)鐘頻率除以2111使用內(nèi)部振蕩器，時(shí)鐘頻率除以2使用內(nèi)部振蕩器，時(shí)鐘頻率除以2101使用外部時(shí)鐘源，PLL×1使用外部時(shí)鐘源，PLL×1011停止模式停止模式軟件可配置的PLL具有軟件可編程PLL的DSP器件可以選用兩種時(shí)鐘方式之一來(lái)配置：

(1)PLL模式—倍頻：CLKIN×倍頻系數(shù)(從0.25～15共31個(gè))(2)DIV模式—分頻：CLKIN除以2或41．復(fù)位時(shí)的時(shí)鐘模式(由3個(gè)外部引腳的狀態(tài)所決定)CLKMD1CLKMD2CLKMD3CLKMD復(fù)位值時(shí)鐘模式000E007h使用內(nèi)部振蕩器，PLL×150019007h使用內(nèi)部振蕩器，PLL×100104007h使用內(nèi)部振蕩器，PLL×51001007h使用內(nèi)部振蕩器，PLL×2110F007h使用內(nèi)部振蕩器，PLL×11110000h使用內(nèi)部振蕩器，1/2(禁止PLL)101F000h使用內(nèi)部振蕩器，1/4(禁止PLL)011-保留(旁路模式)軟件可編程PLL的方法：對(duì)16位存儲(chǔ)器映射時(shí)鐘模式寄存器(CLKMD)編程加載PLL，以配置所要求的時(shí)鐘方式。CLKMD(地址為58h)：包含定時(shí)器的控制和狀態(tài)位位名稱功能15～12PLLMULPLL乘法系數(shù)(乘法器)。11PLLDIVPLL乘法系數(shù)(除法器)。10～3PLLCOUNTPLL計(jì)數(shù)器值。每16個(gè)輸入時(shí)鐘CLKIN到來(lái)后PLL計(jì)數(shù)器減1。（提供牽引時(shí)間：從PLL工作到PLL提供穩(wěn)定時(shí)鐘所需的時(shí)間）PLL計(jì)數(shù)器可以用于確保處理器直到PLL鎖定之后才被鎖定，以便只有有效的時(shí)鐘信號(hào)送到DSP2PLLON/OFFPLL開(kāi)/關(guān)。與PLLNDIV一起使能或禁止時(shí)鐘發(fā)生器的PLL部分PLLON/OFFPLLNDIVPLL狀態(tài)

00關(guān)

01開(kāi)

10開(kāi)

11開(kāi)1PLLNDIVPLL時(shí)鐘發(fā)生器選擇。PLLNDIV=0時(shí)，工作在分頻器(DIV)模式PLLNDIV=1時(shí)，工作在PLL模式0PLLSTATUSPLL狀態(tài)。表示時(shí)鐘發(fā)生器的工作模式：PLLSTATUS=0時(shí)，分頻器(DIV)模式PLLSTATUS=1時(shí)，PLL模式PLL的乘法系數(shù)（CLKOUT=CLKIN×乘法系數(shù)）PLLNDIVPLLDIVPLLMUL乘法系數(shù)0X0～140.5(/2)0X150.25(/4)100～14PLLMUL+110151(旁路)110或偶數(shù)(PLLMUL+1)÷211奇數(shù)PLLMUL÷42．軟件可編程PLL的編程注意事項(xiàng)(1)使用PLLCOUNT可編程鎖定定時(shí)器PLL鎖定定時(shí)器是一個(gè)減1計(jì)數(shù)器每16個(gè)CLKIN計(jì)數(shù)器減1鎖定延遲時(shí)間可以設(shè)置為0～4080(255×16)個(gè)CLKIN周期。公式

TCLKIN為輸入時(shí)鐘周期，LockupTime為所要求的PLL鎖定時(shí)間。為了安全，也可以將PLLCOUNT設(shè)置為全1，即最大值(2)時(shí)鐘模式由DIV模式轉(zhuǎn)換為PLL模式通過(guò)修改PLLMUL、PLLDIV和PLLNDIV位來(lái)完成只有在DIV模式時(shí)，才能改變以下幾個(gè)值：PLLMUL，PLLCOUNT，PLLON/OFF一旦PLLNDIV位被置1，PLLCOUNT定時(shí)器開(kāi)始減計(jì)數(shù)直到0。當(dāng)完成了PLL模式轉(zhuǎn)換時(shí)，CLKMD的PLLSTATUS位讀為1。例：C549DSP轉(zhuǎn)換DIV模式為PLL×3模式，輸入CLKIN頻率為13MHz，并且PLLCOUNT=18(十進(jìn)制)：19us/(16/13M)≈16<18STM#0010000010010111b，CLKMD(3)時(shí)鐘模式由PLL模式轉(zhuǎn)換為DIV模式通過(guò)加載CLKMD寄存器來(lái)完成PLLNDIV=0，選擇DIV模式設(shè)置PLLMUL位從PLL模式轉(zhuǎn)換為DIV模式時(shí)，會(huì)在一個(gè)短暫的延遲后完成這兩種模式之間的轉(zhuǎn)換

，所以不用設(shè)置PLLCOUNT當(dāng)完成了DIV模式轉(zhuǎn)換時(shí)，CLKMD寄存器的PLLSTATUS位讀為0例：從PLL×3模式→DIV/2模式。

STM#0b，CLKMD；轉(zhuǎn)換為DIV模式TstStatu：LDMCLKMD，AAND#01b，A；查詢PLLSTATUS位

BCTstStatu，ANEQ；ANEQ表示(A)≠0

(4)改變PLL乘法系數(shù)

(思想：PLL→DIV→PLL，因?yàn)橹挥性贒IV模式時(shí)，才能改變以下幾個(gè)值：PLLMUL，PLLCOUNT，PLLON/OFF)步驟：

(1)清除PLLNDIV位為0，選擇DIV模式。

(2)查詢PLLSTATUS位，直到該位變?yōu)?，表示DIV模式有效。

(3)修改CLKMD，設(shè)置PLLMUL、PLLDIV和PLLNDIV位，以獲得所期望的頻率乘法系數(shù)。

(4)設(shè)置PLLCOUNT位為所期望的鎖定時(shí)間。

注：在除以2模式和除以4模式之間的轉(zhuǎn)換是不可能的。為了轉(zhuǎn)換這兩種模式，時(shí)鐘發(fā)生器必須首先設(shè)置為PLL模式，然后設(shè)置回期望的除數(shù)配置的DIV模式。例：將時(shí)鐘模式從PLL×(X)轉(zhuǎn)換為PLL×1：

STM#0b，CLKMD；轉(zhuǎn)換為DIV模式TstStatu：

LDMCLKMD，AAND#1b，A；查詢PLLSTATUS位

BCTstStatu，ANEQSTM#0000001111101111b，CLKMD