第28講 常用時序邏輯電路-計數器

第28講常用時序邏輯電路—計數器

5.3計數器

計數器的功能是累計輸入脈沖個數。它是數字系統(tǒng)中使用最廣泛的時序部件。除了計數之外，計數器還可以用于分頻、定時、產生節(jié)拍脈沖和其他脈沖序列以及進行數字運算等。5.3.1二進制計數器

1.二進制同步計數器

1)二進制同步加法計數器

按照二進制數規(guī)律對時鐘脈沖信號進行遞增計算的同步時序邏輯電路，稱為二進制同步加法計數器。由JK觸發(fā)器構成的3位二進制同步加法計數器如圖5.11所示。圖5.113位二進制同步加法計數器邏輯圖由圖5.11可知，組成該計數器的是3個下降沿觸發(fā)的JK觸發(fā)器，各觸發(fā)器的時鐘脈沖端都連接在CP上，所以這是一個同步計數器。

輸出方程為

驅動方程為將驅動方程代入JK觸發(fā)器的特性方程，得電路的狀態(tài)方程為

根據以上狀態(tài)方程列出狀態(tài)表，如表5.4所示。圖5.123位二進制同步加法計數器的狀態(tài)圖圖5.133位二進制同步加法計數器的時序圖從電路設計角度看，時序圖中Q0在每個CP脈沖作用下都翻轉，所以觸發(fā)器FF0是T′觸發(fā)器(J0=K0=1)；而其他高位觸發(fā)器都工作于保持/翻轉方式(等效為T觸發(fā)器)，其狀態(tài)翻轉都發(fā)生在低位觸發(fā)器為全“1”的條件下，這是因為二進制計數中，當低位全“1”時才需要向高位進位。由此可以確定選用JK觸發(fā)器構成的n位二進制同步加法計數器的驅動方程為

輸出方程為

2)二進制同步減法計數器

按照二進制數規(guī)律對時鐘脈沖信號進行遞減計算的同步時序邏輯電路，稱為二進制同步減法計數器。根據上述加法計數器的工作原理，容易得出3位二進制同步減法計數器電路，如圖5.14所示。圖5.14二進制同步減法計數器邏輯圖仿照二進制同步加法計數器分析方法，我們很容易得到選用JK觸發(fā)器構成的n位二進制同步減法計數器的驅動方程為

輸出方程為

3)二進制同步可逆計數器

設用U/D表示加減控制信號，且U/D＝0時作加法計數，U/D

＝1時作減法計數，則把二進制同步加法計數器的驅動方程與輸出方程和二進制同步減法計數器的驅動方程與輸出方程組合起來，并把變量U/D寫入方程中，便得到二進制同步可逆計數器的驅動方程和輸出方程：輸出方程為

圖5.15為二進制同步可逆計數器的邏輯圖。圖5.15二進制同步可逆計數器邏輯圖

4)集成二進制同步計數器

常用的集成二進制同步計數器有加法計數器和可逆計數器兩種，為了增加電路的功能和使用的靈活性，在實際生產的計數器芯片中，往往還附加了一些控制電路。CT74LS161和CT74LS16374LS161CPQ0Q1Q2Q3COD074LS161和74LS163邏輯功能示意圖74LS163CTTCTPCRLDD1D2D3CRLD計數狀態(tài)輸出端,從高位到低位依次為

Q3、Q2、Q1、Q0。進位輸出端置數數據輸入端，為并行數據輸入。計數脈沖輸入端，上升沿觸發(fā)。計數控制端，高電平有效。

CR

為清0控制端，

低電平有效。

LD為同步置數控制端，低電平有效。集成同步二進制計數器(1)集成同步二進制計數器74LS161和74LS163圖5.1674LS161的引腳排列圖和邏輯功能示意圖74LS161的主要功能：

(1)異步清

0

功能(CR低電平有效)(2)同步置數功能(LD低電平有效)(3)計數功能(LR=LD=CTT=CTP=1)(4)保持功能(LR=LD=1，CTT

和CTP

中有0)

74LS161與74LS163的差別是：“161”為異步清

0，“163”為同步清

0

。其他功能及管腳完全相同。圖5.17CC4520的引腳排列圖和邏輯功能示意圖圖5.1874LS193的引腳排列圖和邏輯功能示意圖

2.二進制異步計數器（不講）

1)二進制異步加法計數器

按照二進制數規(guī)律對時鐘脈沖信號進行遞增計算的異步時序邏輯電路，稱為二進制異步加法計數器。如圖5.19所示為3位二進制異步加法計數器的邏輯圖。5.3.2十進制計數器

1.十進制同步計數器

1)十進制同步加法計數器

十進制計數器通常是按照8421BCD碼進行計數的，由于十進制計數器的每一個狀態(tài)都是4位二進制代碼，所以需要四個觸發(fā)器構成。如圖5.24所示為4個下降沿觸發(fā)的JK觸發(fā)器構成的十進制同步加法計數器的邏輯圖，它是從4位二進制同步加法計數器的基礎上演變而來的。圖5.24十進制同步加法計數器的邏輯圖輸出方程為

驅動方程為將上述驅動方程代入JK觸發(fā)器的特性方程，得狀態(tài)方程為圖5.25十進制同步加法計數器的狀態(tài)圖圖5.26十進制同步加法計數器的時序圖

2)十進制同步減法計數器（不講）

圖5.27是十進制同步減法計數器的邏輯圖。它也是從4位二進制同步減法計數器電路的基礎上演變而來的。

3)十進制同步可逆計數器（不講）

把前面介紹的十進制加法計數器和十進制減法計數器用與或門組合起來，并用U/D作為加減控制信號，即可獲得十進制同步可逆計數器。

4)集成十進制同步計數器

集成同步十進制計數器有加法計數器和可逆計數器兩大類，都采用8421BCD編碼。1.CT74LS160和

CT74LS16274LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD正如“161”與“163”一樣，“160”與“162”的差別是：“160”為異步清

0，“162”為同步清

0

；“160”與“162”的管腳以及其他功能完全相同。集成同步十進制加法計數器74LS160和74LS162

CO=CTT·Q3Q0CO=Q3Q0CO=CTT·Q3Q0

異步清00保持×××××0×11保持××××××011計數××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入CO=CTT·Q3Q0

CO=Q3Q0CO=CTT·Q3Q0

同步清00保持×××××0×11保持××××××011計數××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入74LS160與74LS1