第28講 常用時(shí)序邏輯電路-計(jì)數(shù)器

第28講常用時(shí)序邏輯電路—計(jì)數(shù)器

5.3計(jì)數(shù)器

計(jì)數(shù)器的功能是累計(jì)輸入脈沖個(gè)數(shù)。它是數(shù)字系統(tǒng)中使用最廣泛的時(shí)序部件。除了計(jì)數(shù)之外，計(jì)數(shù)器還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和其他脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。5.3.1二進(jìn)制計(jì)數(shù)器

1.二進(jìn)制同步計(jì)數(shù)器

1)二進(jìn)制同步加法計(jì)數(shù)器

按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖信號(hào)進(jìn)行遞增計(jì)算的同步時(shí)序邏輯電路，稱為二進(jìn)制同步加法計(jì)數(shù)器。由JK觸發(fā)器構(gòu)成的3位二進(jìn)制同步加法計(jì)數(shù)器如圖5.11所示。圖5.113位二進(jìn)制同步加法計(jì)數(shù)器邏輯圖由圖5.11可知，組成該計(jì)數(shù)器的是3個(gè)下降沿觸發(fā)的JK觸發(fā)器，各觸發(fā)器的時(shí)鐘脈沖端都連接在CP上，所以這是一個(gè)同步計(jì)數(shù)器。

輸出方程為

驅(qū)動(dòng)方程為將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得電路的狀態(tài)方程為

根據(jù)以上狀態(tài)方程列出狀態(tài)表，如表5.4所示。圖5.123位二進(jìn)制同步加法計(jì)數(shù)器的狀態(tài)圖圖5.133位二進(jìn)制同步加法計(jì)數(shù)器的時(shí)序圖從電路設(shè)計(jì)角度看，時(shí)序圖中Q0在每個(gè)CP脈沖作用下都翻轉(zhuǎn)，所以觸發(fā)器FF0是T′觸發(fā)器(J0=K0=1)；而其他高位觸發(fā)器都工作于保持/翻轉(zhuǎn)方式(等效為T觸發(fā)器)，其狀態(tài)翻轉(zhuǎn)都發(fā)生在低位觸發(fā)器為全“1”的條件下，這是因?yàn)槎M(jìn)制計(jì)數(shù)中，當(dāng)?shù)臀蝗?”時(shí)才需要向高位進(jìn)位。由此可以確定選用JK觸發(fā)器構(gòu)成的n位二進(jìn)制同步加法計(jì)數(shù)器的驅(qū)動(dòng)方程為

輸出方程為

2)二進(jìn)制同步減法計(jì)數(shù)器

按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖信號(hào)進(jìn)行遞減計(jì)算的同步時(shí)序邏輯電路，稱為二進(jìn)制同步減法計(jì)數(shù)器。根據(jù)上述加法計(jì)數(shù)器的工作原理，容易得出3位二進(jìn)制同步減法計(jì)數(shù)器電路，如圖5.14所示。圖5.14二進(jìn)制同步減法計(jì)數(shù)器邏輯圖仿照二進(jìn)制同步加法計(jì)數(shù)器分析方法，我們很容易得到選用JK觸發(fā)器構(gòu)成的n位二進(jìn)制同步減法計(jì)數(shù)器的驅(qū)動(dòng)方程為

輸出方程為

3)二進(jìn)制同步可逆計(jì)數(shù)器

設(shè)用U/D表示加減控制信號(hào)，且U/D＝0時(shí)作加法計(jì)數(shù)，U/D

＝1時(shí)作減法計(jì)數(shù)，則把二進(jìn)制同步加法計(jì)數(shù)器的驅(qū)動(dòng)方程與輸出方程和二進(jìn)制同步減法計(jì)數(shù)器的驅(qū)動(dòng)方程與輸出方程組合起來，并把變量U/D寫入方程中，便得到二進(jìn)制同步可逆計(jì)數(shù)器的驅(qū)動(dòng)方程和輸出方程：輸出方程為

圖5.15為二進(jìn)制同步可逆計(jì)數(shù)器的邏輯圖。圖5.15二進(jìn)制同步可逆計(jì)數(shù)器邏輯圖

4)集成二進(jìn)制同步計(jì)數(shù)器

常用的集成二進(jìn)制同步計(jì)數(shù)器有加法計(jì)數(shù)器和可逆計(jì)數(shù)器兩種，為了增加電路的功能和使用的靈活性，在實(shí)際生產(chǎn)的計(jì)數(shù)器芯片中，往往還附加了一些控制電路。CT74LS161和CT74LS16374LS161CPQ0Q1Q2Q3COD074LS161和74LS163邏輯功能示意圖74LS163CTTCTPCRLDD1D2D3CRLD計(jì)數(shù)狀態(tài)輸出端,從高位到低位依次為

Q3、Q2、Q1、Q0。進(jìn)位輸出端置數(shù)數(shù)據(jù)輸入端，為并行數(shù)據(jù)輸入。計(jì)數(shù)脈沖輸入端，上升沿觸發(fā)。計(jì)數(shù)控制端，高電平有效。

CR

為清0控制端，

低電平有效。

LD為同步置數(shù)控制端，低電平有效。集成同步二進(jìn)制計(jì)數(shù)器(1)集成同步二進(jìn)制計(jì)數(shù)器74LS161和74LS163圖5.1674LS161的引腳排列圖和邏輯功能示意圖74LS161的主要功能：

(1)異步清

0

功能(CR低電平有效)(2)同步置數(shù)功能(LD低電平有效)(3)計(jì)數(shù)功能(LR=LD=CTT=CTP=1)(4)保持功能(LR=LD=1，CTT

和CTP

中有0)

74LS161與74LS163的差別是：“161”為異步清

0，“163”為同步清

0

。其他功能及管腳完全相同。圖5.17CC4520的引腳排列圖和邏輯功能示意圖圖5.1874LS193的引腳排列圖和邏輯功能示意圖

2.二進(jìn)制異步計(jì)數(shù)器（不講）

1)二進(jìn)制異步加法計(jì)數(shù)器

按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖信號(hào)進(jìn)行遞增計(jì)算的異步時(shí)序邏輯電路，稱為二進(jìn)制異步加法計(jì)數(shù)器。如圖5.19所示為3位二進(jìn)制異步加法計(jì)數(shù)器的邏輯圖。5.3.2十進(jìn)制計(jì)數(shù)器

1.十進(jìn)制同步計(jì)數(shù)器

1)十進(jìn)制同步加法計(jì)數(shù)器

十進(jìn)制計(jì)數(shù)器通常是按照8421BCD碼進(jìn)行計(jì)數(shù)的，由于十進(jìn)制計(jì)數(shù)器的每一個(gè)狀態(tài)都是4位二進(jìn)制代碼，所以需要四個(gè)觸發(fā)器構(gòu)成。如圖5.24所示為4個(gè)下降沿觸發(fā)的JK觸發(fā)器構(gòu)成的十進(jìn)制同步加法計(jì)數(shù)器的邏輯圖，它是從4位二進(jìn)制同步加法計(jì)數(shù)器的基礎(chǔ)上演變而來的。圖5.24十進(jìn)制同步加法計(jì)數(shù)器的邏輯圖輸出方程為

驅(qū)動(dòng)方程為將上述驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得狀態(tài)方程為圖5.25十進(jìn)制同步加法計(jì)數(shù)器的狀態(tài)圖圖5.26十進(jìn)制同步加法計(jì)數(shù)器的時(shí)序圖

2)十進(jìn)制同步減法計(jì)數(shù)器（不講）

圖5.27是十進(jìn)制同步減法計(jì)數(shù)器的邏輯圖。它也是從4位二進(jìn)制同步減法計(jì)數(shù)器電路的基礎(chǔ)上演變而來的。

3)十進(jìn)制同步可逆計(jì)數(shù)器（不講）

把前面介紹的十進(jìn)制加法計(jì)數(shù)器和十進(jìn)制減法計(jì)數(shù)器用與或門組合起來，并用U/D作為加減控制信號(hào)，即可獲得十進(jìn)制同步可逆計(jì)數(shù)器。

4)集成十進(jìn)制同步計(jì)數(shù)器

集成同步十進(jìn)制計(jì)數(shù)器有加法計(jì)數(shù)器和可逆計(jì)數(shù)器兩大類，都采用8421BCD編碼。1.CT74LS160和

CT74LS16274LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD正如“161”與“163”一樣，“160”與“162”的差別是：“160”為異步清

0，“162”為同步清

0

；“160”與“162”的管腳以及其他功能完全相同。集成同步十進(jìn)制加法計(jì)數(shù)器74LS160和74LS162

CO=CTT·Q3Q0CO=Q3Q0CO=CTT·Q3Q0

異步清00保持×××××0×11保持××××××011計(jì)數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入CO=CTT·Q3Q0

CO=Q3Q0CO=CTT·Q3Q0

同步清00保持×××××0×11保持××××××011計(jì)數(shù)××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入74LS160與74LS1