數(shù)字電子技術(shù)(第3版) 楊志忠 配套PPT3第-3-章-集成邏輯門電路

第3章集成邏輯門電路概述基本邏輯門電路TTL集成邏輯門電路CMOS集成邏輯門電路TTL電路和CMOS電路的接口本章小結(jié)3.1概述主要要求：

了解邏輯門電路的作用和常用類型。

理解高電平信號和低電平信號的含義。

門電路(GateCircuit)指用以實現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路。常用的邏輯門電路:

與門

或門

非門

異或門

與非門

或非門

與或非門

一、門電路的作用和常用類型

按電路結(jié)構(gòu)不同分

按功能特點不同分普通門(推拉式輸出)

CMOS傳輸門

輸出開路門三態(tài)門TTL

集成門電路

CMOS

集成門電路輸入端和輸出端都用三極管的邏輯門電路。

用互補對稱MOS管構(gòu)成的邏輯門電路。CMOS即ComplementaryMetal-Oxide-Semiconductor

TTL即

Transistor-TransistorLogic一、門電路的作用和常用類型

高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。10高電平低電平01高電平低電平正邏輯體制負邏輯體制由門電路種類等決定二、高電平和低電平的含義

在TTL門電路中，在2.4~3.6V范圍內(nèi)的電壓都稱為高電平，標準高電平USH常取3V；在0~0.8V范圍內(nèi)的電壓都稱為低電平，標準低電平USL常取0.3V。二、高電平和低電平的含義

高電平和低電平示意圖主要要求：

了解二極管、三極管和MOS管的開關(guān)特性。

3.2基本邏輯門電路3.2.1二極管的開關(guān)特性

當輸入uI為高電平UIH時，二極管正向?qū)?，可等效為一個具有0.7V壓降的閉合開關(guān)。一、二極管的靜態(tài)開關(guān)特性硅二極管的伏安特性二極管靜態(tài)開關(guān)電路圖

當輸入uI為低電平UIL時，二極管反向截止，相當于開關(guān)斷開。一、二極管的靜態(tài)開關(guān)特性二極管伏安特性二極管靜態(tài)開關(guān)電路圖3.2.1二極管的開關(guān)特性

輸入脈沖電壓波形二、二極管的動態(tài)開關(guān)特性實際電流波形IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS當輸入uI為低電平，使uBE<Uth時，三極管截止。

iB0，iC0，C、E間相當于開關(guān)斷開。

三極管關(guān)斷的條件和等效電路負載線臨界飽和線

飽和區(qū)放大區(qū)截止區(qū)uBE<UthBEC三極管截止狀態(tài)等效電路uI=UILuBE+-Uth為門限電壓一、三極管的靜態(tài)開關(guān)特性3.2.2三極管的開關(guān)特性

IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)一、三極管的靜態(tài)開關(guān)特性

uI增大使

iB增大，從而工作點上移，iC增大，uCE減小。截止區(qū)三極管截止狀態(tài)等效電路S為放大和飽和的交界點，這時的iB稱臨界飽和基極電流，用IB(sat)表示；相應(yīng)值：IC(sat)為臨界飽和集電極電流；UBE(sat)為飽和基極電壓；

UCE(sat)為飽和集電極電壓。對硅管，UBE(sat)0.7V，UCE(sat)0.3V。三極管在臨界飽和點仍然具有放大作用。uI增大使uBE>Uth時，三極管開始導(dǎo)通，iB>0，三極管工作于放大導(dǎo)通狀態(tài)。uBE<UthBECIC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)截止區(qū)三極管截止狀態(tài)等效電路uI=UIH三極管開通的條件和等效電路當輸入

uI為高電平，使iB≥

IB(sat)時，三極管飽和。

uBE+-uBE

UCE(sat)0.3V0，C、E間相當于開關(guān)合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態(tài)等效電路一、三極管的靜態(tài)開關(guān)特性

uBE<UthBECiB愈大于IB(sat)，則飽和愈深。由于UCE(sat)

0，因此飽和后iC基本上為恒值，即iC

IC(sat)=開關(guān)工作的條件

截止條件

飽和條件uBE＜

UthiB＞

IB(sat)

可靠截止條件為uBE≤0[例]下圖電路中=50,UBE(sat)=0.7V,UIH=3.6V,UIL=0.3V,為使三極管開關(guān)工作,試選擇

RB值,并對應(yīng)輸入波形畫出輸出波形。解：(1)根據(jù)開關(guān)工作條件確定

RB的取值uI=UIL=0.3V時,三極管滿足截止條件uI=UIH=3.6V時,為使三極管飽和,應(yīng)滿足

iB>IB(sat)因為iB=IHB-0.7VUR所以求得RB<29k，可取標稱值27k。OuItUIHUIL+5V(2)

對應(yīng)輸入波形畫出輸出波形OuItUIHUIL可見，該電路在輸入低電平時輸出高電平，輸入高電平時輸出低電平，因此構(gòu)成三極管非門。由于輸出信號與輸入信號反相，故又稱三極管反相器。三極管截止時，iC0，uO+5V三極管飽和時，uO

UCE(sat)0.3VOuO/Vt50.3IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)上例中三極管反相器的工作波形是理想波形，實際波形如左圖所示。uI從UIL正跳到UIH時，三極管將由截止轉(zhuǎn)變?yōu)轱柡停?/p>

iC從0逐漸增大到IC(sat)，uC從VCC逐漸減小為UCE(sat)。uI從UIH負跳到UIL時，三極管不能很快由飽和轉(zhuǎn)變?yōu)榻刂?，而需要?jīng)過一段時間才能退出飽和區(qū)。二、三極管的動態(tài)開關(guān)特性

IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toff

從uI正跳變開始到iC上升到0.9IC(sat)所需的時間ton稱為三極管開通時間。在工作頻率不高時，可忽略開關(guān)時間，而工作頻率高時，必須考慮開關(guān)速度是否合適，否則導(dǎo)致不能正常工作。

從uI負跳變開始到iC下降到0.1IC(sat)所需的時間toff稱為三極管關(guān)斷時間。通常toff>ton。二、三極管的動態(tài)開關(guān)特性

開關(guān)時間主要由于電荷存儲效應(yīng)引起，要提高開關(guān)速度，必須降低三極管飽和深度，加速基區(qū)存儲電荷的消散。C

E

B

SBD

B

C

E

抗飽和三極管的開關(guān)速度高

①沒有電荷存儲效應(yīng)②SBD的導(dǎo)通電壓只有0.4V而非0.7V，因此UBC=0.4V時，SBD便導(dǎo)通，使

UBC鉗在0.4V上，降低了飽和深度。在普通三極管的基極和集電極之間并接一個肖特基勢壘二極管(簡稱SBD)。BCSBD三、抗飽和三極管一、MOS管的靜態(tài)開關(guān)特性3.2.3MOS管的開關(guān)特性

NMOS管開關(guān)電路當uGS<UGS(th)時，NMOS管截止，漏極電流iD=0，輸出uO=VDD，這時，NMOS管相當于開關(guān)斷開。一、MOS管的靜態(tài)開關(guān)特性NMOS管開關(guān)電路當uGS>UGS(th)時，NMOS管導(dǎo)通，漏極電流iD=VDD/(RD+RON)，如其導(dǎo)通電阻RD>>RON，則輸出uO≈0V，這時，NMOS管相當于開關(guān)接通。IDOOOuIiDuOtttVDDVDDtontoff0.9ID0.1IDuI從0V正躍到高電平VDD

時，NMOS管經(jīng)過ton時間延遲后由截止轉(zhuǎn)為導(dǎo)通。uI從高電平VDD負躍到0V時，NMOS管經(jīng)過toff時間延遲后由導(dǎo)通轉(zhuǎn)為截止。二、MOS管的動態(tài)開關(guān)特性

一、二極管與門電路3.2.4分立元件門電路

二極管與門電路邏輯符號與門真值表

001YBA輸出輸入111010000邏輯表達式Y(jié)=AB一、二極管與門電路3.2.4分立元件門電路

使能端：與門任一輸入端都可作使能端。使能信號對與門輸出的控制作用(a)與門；(b)輸入和輸出波形使能端B的信號可控制A端的輸入信號能否通過與門傳送到Y(jié)輸出端。二、二極管或門電路或門真值表

101YBA輸出輸入111110000二極管或門電路邏輯符號邏輯表達式Y(jié)=A+B3.2.4分立元件門電路

三、非門電路非門真值表

YA輸出輸入0110非門電路邏輯符號邏輯表達式Y(jié)=A3.2.4分立元件門電路

3.3TTL集成邏輯門

主要要求：

了解TTL與非門的組成和工作原理。了解TTL集成邏輯門的主要參數(shù)和使用常識。掌握TTL基本門的邏輯功能和主要外特性。理解集電極開路門和三態(tài)門的邏輯功能和應(yīng)用，了解ECL等其他邏輯門電路的特點。3.3.1TTL與非門一、TTL與非門的工作原理ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V輸入級中間級輸出級CT74H系列TTL與非門2.8k760584k470邏輯符號輸入級由多發(fā)射極管V1和電阻R1組成，用以實現(xiàn)輸入變量A、B的與運算。VD1和VD2為輸入鉗位二極管，用以抑制輸入端出現(xiàn)的負極性干擾。正常信號輸入時，VD1和VD3不工作，當輸入的負極性干擾電壓大于二極管導(dǎo)通電壓時，二極管導(dǎo)通，輸入端負電壓被鉗在-0.7V上，這不但抑制了輸入端的負極性干擾，對V1還有保護作用。一、TTL與非門的工作原理ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V輸入級中間級輸出級CT74H系列TTL與非門2.8k760584k470邏輯符號中間級由V2和R2、R3組成。V2集電極和發(fā)射極分別輸出兩個不同邏輯電平的信號，分別驅(qū)動V3和V5。3.3.1TTL與非門一、TTL與非門的工作原理ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V輸入級中間級輸出級CT74H系列TTL與非門2.8k760584k470邏輯符號輸出級由V3、V4、V5和R4、R5組成。其中V3和V4組成的復(fù)合管和V5分別由V2的集電極和發(fā)射極輸出兩個不同的邏輯電平控制。因此V3、V4和V5工作在兩個相反的狀態(tài)。3.3.1TTL與非門

輸入端有低電平時，輸出高電平。輸入低電平端對應(yīng)的發(fā)射結(jié)導(dǎo)通，uB1=0.7V+0.3V=1V，因此，V2、V5截止。0.3V3.6V1V一、TTL與非門的工作原理V3、V4處于導(dǎo)通狀態(tài)。uY=

5V

-

0.7V

-

0.7V

=

3.6V電路輸出為高電平。V2截止使uC2

VCC=5V，截止截止VCC經(jīng)

R1使V1集電結(jié)和V2、V5發(fā)射結(jié)導(dǎo)通，使uB1=2.1V。因此，V1發(fā)射結(jié)反偏而集電極正偏，稱處于倒置放大狀態(tài)。這時V2、V5飽和。

輸入端都為高電平時，輸出低電平。3.6V3.6V一、TTL與非門的工作原理2.1V1V0.3VuC2=UCE2(sat)+uBE5=0.3V+0.7V=1V使V3導(dǎo)通，而V4截止。uY=UCE5(sat)0.3V電路輸出為低電平。因此，輸入均為高電平時，輸出為低電平。該電路實現(xiàn)了與非邏輯功能，即。飽和飽和倒置放大截止導(dǎo)通TTL與非門電壓傳輸特性曲線二、TTL與非門電氣特性

1.電壓傳輸特性門電路輸出電壓隨輸入電壓變化的特性。uI<0.6V時，工作于AB段，這時V2、V5截止，V3、V4導(dǎo)通，輸出為高電平，uO=UOH=3.6V，稱與非門工作在截止區(qū)或處于關(guān)門狀態(tài)。TTL與非門電壓傳輸特性曲線二、TTL與非門電氣特性

1.電壓傳輸特性當0.6V≤uI<1.3V時，工作于BC段，這時V2進入放大區(qū)，V5仍截止，輸出uO隨輸入uI的增加而線性下降，稱與非門工作在線性區(qū)。TTL與非門電壓傳輸特性曲線二、TTL與非門電氣特性

1.電壓傳輸特性當1.3V<uI≤

1.4V時，工作于CD段，這時V2、V5同時工作于放大區(qū)，輸入uI的微小增大會引起輸出uO的急劇下降，稱與非門工作在轉(zhuǎn)折區(qū)或過渡區(qū)。TTL與非門電壓傳輸特性曲線二、TTL與非門電氣特性

1.電壓傳輸特性uI>1.4V時,工作于DE段，這時V2、V5飽和，輸出恒為低電平，UOL

0.3V，稱與非門工作在飽和區(qū)或處于開門狀態(tài)。二、TTL與非門電氣特性

1.電壓傳輸特性TTL與非門電壓傳輸特性曲線飽和區(qū)：與非門處于開門狀態(tài)。截止區(qū)：與非門處于關(guān)門狀態(tài)。線性區(qū)轉(zhuǎn)折區(qū)TTL與非門電壓傳輸特性曲線二、TTL與非門電氣特性

2.閾值電壓、關(guān)門電壓、開門電壓和噪聲容限關(guān)門電壓UOFF:保證輸出為額定高電平(3V)的90%(2.7V)時，允許輸入低電平的最大值。閾值電壓UTH:電壓傳輸特性轉(zhuǎn)折區(qū)中點對應(yīng)的輸入電壓。開門電壓UON:保證輸出為額定低電平(0.3V)時，允許輸入高電平的最小值。噪聲容限越大，抗干擾能力越強。指輸出為額定高電平的90%時，允許在輸入低電平上疊加的正向噪聲電壓。UNL=UOFF–UIL指輸出額定低電平時，允許在輸入高電平上疊加的負向噪聲電壓。UNH=UIH–UON

噪聲容限UN又稱抗干擾能力，表示門電路在輸入電壓上允許疊加多大的噪聲電壓下仍能正常工作。

輸入高電平噪聲容限UNH輸入低電平噪聲容限UNL2.閾值電壓、關(guān)門電壓、開門電壓和噪聲容限3.輸入負載特性

為了保證與非門關(guān)閉，RI增大到使uI上升到UOFF值時所對應(yīng)的RI值，稱關(guān)門電阻（ROFF）。只要RI<ROFF，與非門就處于關(guān)閉狀態(tài)。輸入電壓隨輸入端對地電阻變化的特性。3.輸入負載特性

為了保證與非門開通，RI增大到使uI上升到UON值時所對應(yīng)的RI值，稱開門電阻（RON）。只要RI>RON，與非門就處于開通狀態(tài)。輸入電壓隨輸入端對地電阻變化的特性。[例]

下圖中，已知TTL與非門的關(guān)門電阻ROFF800，開門電阻RON=2k，試寫出輸出Y1、Y2、Y3的邏輯表達式。邏輯0圖(b)中，RI

=5.6k>RON

=2k，相當于輸入高電平1，邏輯1解：圖(a)中，RI=470

<ROFF800，相當于輸入低電平0，因此。因此。圖(c)中,輸入端B懸空，相當于輸入高電平1，因此。邏輯14.輸出負載特性灌電流負載：外接負載電流流入與非門的輸出端的負載。與非門輸出低電平UOL時，帶灌電流負載。設(shè)與非門輸出低電平的最大允許電流為IOL(max)，每個負載門輸入低電平電流為IIL，則輸出端外接灌電流負載門的個數(shù)NOL為NOL又稱輸出低電平扇出系數(shù)。NOL=IOL(max)IIL4.輸出負載特性拉電流負載：負載電流從與非門的輸出端流向外接負載門的負載。與非門輸出高電平UOH時，帶拉電流負載。設(shè)與非門輸出高電平的最大允許電流為IOH(max)，每個負載門輸入高電平電流為IIH，則輸出端外接拉電流負載門的個數(shù)NOH為NOH又稱輸出高電平扇出系數(shù)。NOH=IOH(max)IIH[例]如圖所示為CT74LS系列TTL與非門組成的電路。已知輸出高電平UOH≥3V、輸出高電平最大電流IOH(max)=-0.4mA、輸出低電平最大電流IOL(max)=8mA；外接負載門輸入低電平電流IIL≤-0.4mA，輸入高電平電流IIH≤20uA。試求與非門G能帶多少同類與非門？因此，G門的輸出低電平時，最多可驅(qū)動20個同類與非門

。解：(1)輸出低電平，UOL=0.3V時，帶灌電流負載門的個數(shù)NOL為NOL≤==20IOL(max)IIL80.4[例]如圖所示為CT74LS系列TTL與非門組成的電路。已知輸出高電平UOH≥3V、輸出高電平最大電流IOH(max)=-0.4mA、輸出低電平最大電流IOL(max)=8mA；外接負載門輸入低電平電流IIL≤-0.4mA，輸入高電平電流IIH≤20uA。試求與非門G能帶多少同類與非門？因此，G門的輸出高電平時，最多可驅(qū)動10個同類與非門

。解：NOH≤==10IOH(max)IIH0.42×0.02(2)輸出高電平，UOH=3V時，帶拉電流負載門的個數(shù)NOH為輸入電壓波形上升沿0.5UIm處到輸出電壓波形下降沿0.5UOm處間隔的時間稱導(dǎo)通延遲時間tPHL。輸入信號0.5UOm0.5UImUIm輸出信號UOm5.平均傳輸延遲時間輸入電壓波形下降沿0.5UIm處到輸出電壓波形上升沿0.5UOm處間隔的時間稱截止延遲時間tPLH。

平均傳輸延遲時間tpd

tPHLtPLHtpd越小，則門電路開關(guān)速度越高，工作頻率越高。0.5UIm0.5UOm

由于三極管存在開關(guān)時間，元器件及連線存在一定的寄生電容，因此輸入矩形脈沖時，輸出脈沖將延遲一定時間。6.

功耗-延遲積

常用功耗P和平均傳輸延遲時間tpd的乘積(簡稱功耗–延遲積)M來綜合評價門電路的性能，即M=Ptpd

性能優(yōu)越的門電路應(yīng)具有功耗低、工作速度高的特點，然而這兩者是矛盾的。

M又稱品質(zhì)因素，其值越小，說明綜合性能越好。三、

與非門的應(yīng)用

1.構(gòu)成與門、或門和非門用與非門構(gòu)成與門、或門和非門(a)與門；(b)或門；(c)非門三、

與非門的應(yīng)用

2.構(gòu)成控制電路與非門對信號的控制作用(a)與非門；(b)輸入和輸出波形脈沖信號控制信號輸出信號當B端為低電平時，Y輸出為高電平，A端輸入的脈沖信號不能通過與非門。當B端為高電平時，A端輸入的脈沖信號以反相的形式通過與非門。三、

與非門的應(yīng)用

3.構(gòu)成邏輯狀態(tài)測試筆邏輯狀態(tài)測試筆G1門輸入低電平，輸出高電平測試探針A懸空G2門輸出低電平LED1熄滅G3門輸入高電平，輸出低電平G4門輸出高電平LED2熄滅邏輯狀態(tài)測試筆三、

與非門的應(yīng)用

3.構(gòu)成邏輯狀態(tài)測試筆G1門輸入高電平，輸出低電平測試探針A測得高電平G2門輸出高電平LED1發(fā)光G3門輸入高電平，輸出低電平G4門輸出高電平LED2熄滅VD1導(dǎo)通VD２截止邏輯狀態(tài)測試筆三、

與非門的應(yīng)用

3.構(gòu)成邏輯狀態(tài)測試筆G1門輸入低電平，輸出高電平測試探針A測得低電平G2門輸出低電平LED1熄滅G3門輸入低電平，輸出高電平G4門輸出低電平LED2發(fā)光VD1截止VD２導(dǎo)通邏輯狀態(tài)測試筆三、

與非門的應(yīng)用

3.構(gòu)成邏輯狀態(tài)測試筆測試探針A測得周期性低速脈沖信號LED1、

LED2交替發(fā)光即OpenCollectorGate，簡稱OC門3.3.2其他功能的TTL門電路

一、集電極開路與非門1.

OC門的工作原理使用時需外接上拉電阻RL

VC可以等于VCC也可不等于VCC

常用的有集電極開路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎(chǔ)上發(fā)展出來的，TTL與非門的上述特性對這些門電路大多適用。輸入都為高電平時，

V2和V5飽和導(dǎo)通，輸出為低電平UOL0.3V。輸入有低電平時，V2和V5截止，輸出為高電平UOH

VC。因此具有與非功能。

OC門一、集電極開路與非門1.

OC門的工作原理

工作原理3.3.2其他功能的TTL門電路

相當于與門作用。因為Y1、Y2中有低電平時，Y為低電平；只有

Y1、Y2均為高電平時，Y才為高電平，故Y=Y1·Y2。2.集電極開路與非門的主要應(yīng)用(1)

實現(xiàn)線與邏輯兩個或多個OC門的輸出端直接相連，相當于將這些輸出信號相與，稱為線與。

Y2.集電極開路與非門的主要應(yīng)用

(1)

實現(xiàn)線與邏輯兩個或多個OC門的輸出端直接相連，相當于將這些輸出信號相與，稱為線與。

只有OC門才能實現(xiàn)線與。普通TTL門輸出端不能并聯(lián)，否則可能損壞器件。注意Y(2)驅(qū)動發(fā)光二極管[例]下圖為用OC門驅(qū)動發(fā)光二極管LED的顯示電路。已知LED的正向?qū)▔航礥F=2V，正向工作電流

IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應(yīng)滿足因此RC=270

分析：該電路只有在A、B均為高電平，使輸出uO為低電平時，LED才導(dǎo)通發(fā)光；否則LED中無電流流通，不發(fā)光。要使LED發(fā)光，應(yīng)滿足

IRc

IF=10mA。

VDDRL(3)實現(xiàn)電平轉(zhuǎn)換TTL與非門有時需要驅(qū)動其他種類門電路，而不同種類門電路的高、低電平標準不一樣。應(yīng)用OC門就可以適應(yīng)負載門對電平的要求。OC門的UOL0.3V，UOH

VDD，正好符合CMOS電路UIH

VDD，UIL0的要求。[例]如圖所示為n＝4個OC門驅(qū)動m＝5個2輸入端的TTL與非門。OC門輸出高電平時，V5管截止，反相截止電流IOH=50uA，飽和導(dǎo)通時，V5允許流過的最大低電平電流IOL(max)=16mA

。負載與非門輸入低電平短路電流IIL=-1mA，輸入高電平時，一個輸入端的反向漏電流IIH

=40uA。電源電壓VCC=5V，OC門輸出高電平下限值UOH(min)=2.4V，低電平上限值UOL(max)=0.4V，試求OC門負載電阻RL的選擇范圍。解：計算負載電阻RL的原則是：外接RL后，OC門輸出的高電平應(yīng)大于其下限值UOH(min)，輸出的低電平應(yīng)小于其上限值UOL(max)。將UOH(min)=2.4V、IOH=50uA、IIH=40uA、n=4

、m=5代入計算后得

(1)輸出高電平時，求最大負載電阻RL(max)如圖所示，當負載電阻RL(max)的增大時，OC門輸出的高電平UOH會下降，但必須大于輸出的高電平下限值UOH

(min)，由此可求出RL的最大值RL(max)為解：計算負載電阻RL的原則是：外接RL后，OC門輸出的高電平應(yīng)大于其下限值UOH(min)，輸出的低電平應(yīng)小于其上限值UOL(max)。將UOL(max)=0.4V、IOL=16mA、IIH=︱-1︱mA、m=5代入計算后得

(2)輸出低電平時，求最小負載電阻RL(min)如圖所示，這時應(yīng)根據(jù)一個OC門開通（V5飽和導(dǎo)通）輸出的低電平UOL來計算

RL(max)，OC門的IOL增大時，其UOL會上升，但應(yīng)小于其上限值UOL(max)，由此可求出RL的最小值RL(min)為

∴

RL的選擇范圍為418Ω＜RL＜4.33kΩ三態(tài)輸出與非門電路即Three-StateLogicGate，簡稱TSL門。11截止Y=AB二、三態(tài)輸出門1.三態(tài)輸出門的工作原理工作原理EN=1

時，P=1，uP=3.6V，VD截止，電路等效為一個輸入為A、B和1的TTL與非門。

Y=AB

三態(tài)輸出與非門電路0.3V0

EN=0

時，P=0，uP=0.3V1V截止另一方面，V1導(dǎo)通，uB1=0.3V+0.7V=1V,V2、V5截止。這時，輸出端呈現(xiàn)高阻態(tài)，即輸出Y處于懸浮狀態(tài)。1V導(dǎo)通截止截止Z這時VD導(dǎo)通，使uC2=0.3V+0.7V=1V，V3微通，使V4截止。二、三態(tài)輸出門1.三態(tài)輸出門的工作原理工作原理導(dǎo)通0當EN=1時，Y=AB，三態(tài)門處于工作態(tài)；當EN=0時，三態(tài)門輸出呈現(xiàn)高阻態(tài)。EN稱使能信號或控制信號，A、B稱數(shù)據(jù)信號。二、三態(tài)輸出門1.三態(tài)輸出門的工作原理如圖中去掉一個非門G時，則只有當使能信號EN=0

時才允許三態(tài)門工作，故稱EN低電平有效。功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENENZ—高阻態(tài)Z—高阻態(tài)2.三態(tài)輸出門的應(yīng)用同一時刻EN1、EN2、

EN3中只能有一個為高電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實現(xiàn)了總線的復(fù)用?？偩€(1)用三態(tài)輸出門構(gòu)成單向總線DIDO/DIDO(2)用三態(tài)輸出門構(gòu)成雙向總線(2)用三態(tài)輸出門構(gòu)成雙向總線DIDO/DIDODIDO/DIDO工作DO高阻態(tài)EN=1時，數(shù)據(jù)DO經(jīng)G1反相后DO傳送到總線上。DIEN=0時，數(shù)據(jù)DI，經(jīng)G2反相后為DI。與或非門電路三、或非門1.或非門的工作原理和與非門相比，新增的電路結(jié)構(gòu)，與V1、V2、R1完全相同。

當輸入A或B為高電平1時，V2或V2’和V5飽和導(dǎo)通，V4截止，輸出Y=0。只有當A和B同時為低電平0時，V2和V2’、V5同時截止，V4導(dǎo)通，輸出Y=1。工作原理2.

或非門的應(yīng)用(1)構(gòu)成與門、或門和非門電路用或非門構(gòu)成與門、或門和非門(a)與門；(b)或門；(c)非門(2)構(gòu)成異或門異或門及其邏輯符號(a)電路圖；(b)邏輯符號3.3.3其他系列的TTL門電路

一、肖特基系列優(yōu)點(1)采用了抗飽和三極管；(2)采用了有源泄放電路；(3)改善了電壓傳輸特性。二、低功耗肖特基系列優(yōu)點(1)低功耗；(2)采用肖特基二極管和抗飽和三極管，提高了電路的工作速度。3.3.3其他系列的TTL門電路

3.3.4TTL數(shù)字集成電路的系列用于民品用于軍品具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，但CT54系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。一、CT54系列和CT74系列CT74系列CT54系列向高速發(fā)展向低功耗發(fā)展二、TTL邏輯門電路各子系列的性能比較向減小功耗-延遲積發(fā)展其中，LSTTL系列綜合性能優(yōu)越、品種多、價格便宜；ALSTTL系列性能優(yōu)于LSTTL，但品種少、價格較高，因此實用中多選用LSTTL。

CT74L系列(即低功耗TTL簡稱LTTL)

CT74H系列(即高速TTL簡稱HTTL)CT74S系列(即肖特基TTL簡稱STTL)

CT74AS系列(即先進肖特基TTL簡稱ASTTL)

CT74LS系列(即低功耗肖特基TTL簡稱LSTTL)CT74ALS系列(即先進低功耗肖特基TTL簡稱ALSTTL)

CT74系列(即標準TTL)74xx74xx00引腳圖例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00在不同子系列TTL中，器件型號后面幾位數(shù)字相同時，通常邏輯功能、外型尺寸、外引線排列都相同。但工作速度(平均傳輸延遲時間tpd)和平均功耗不同。實際使用時，高速門電路可以替換低速的；反之則不行。雙列直插14引腳四

2

輸入與非門3.3.5其他雙極型集成邏輯門電路一、射極耦合邏輯門電路又稱ECL門電路

ECL或/或非門電路優(yōu)點(1)開關(guān)速度高；(2)負載能力強；(3)邏輯組合靈活。3.3.5其他雙極型集成邏輯門電路二、集成注入邏輯門電路又稱I2L門電路

I2C基本邏輯單元電路

當輸入A為低電平時，V2截止，V1的集電極電流Io從輸入端A流出，輸出C1和C2為高電平。工作原理

當輸入A為高電平或懸空時，V1的集電極電流Io流入V2基極，V2飽和導(dǎo)通，輸出C1和C2為低電平。優(yōu)點(1)電路結(jié)構(gòu)簡單，集成度高；(2)工作電壓低、功耗小；(3)品質(zhì)因數(shù)好。3.3.6TTL集成邏輯門電路的使用注意事項一、輸出端的連接普通TTL門輸出端不允許直接并聯(lián)使用。

三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時刻只能有一個門工作，其他門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負載電阻RL。輸出端不允許直接接電源VCC或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。二、閑置輸入端的處理與門和與非門的多余輸入端接邏輯1或者與有用輸入端并接。接

VCC通過1~10k電阻接

VCC與有用輸入端并接TTL電路輸入端懸空時相當于輸入高電平，做實驗時與門和與非門等的多余輸入端可懸空，但實際使用中多余輸入端一般不懸空，以防止干擾。3.3.6TTL集成邏輯門電路的使用注意事項或門和或非門的多余輸入端接邏輯

0或者與有用輸入端并接三、電源電壓及電源干擾的消除對54系列電源電壓應(yīng)滿足（510%）V，對74系列電源電壓應(yīng)滿足（55%）V。為防止動態(tài)尖峰電流或脈沖電流通過公共電源內(nèi)阻耦合到邏輯電路造成干擾，需對電源進行濾波。連線要盡量短，最好用絞合線；整體接地要好，地線要粗而短。焊接用的電烙鐵不大于25W，焊接時間要短；焊接完畢后，只能用少許酒精清洗。四、電路安裝接線和焊接應(yīng)注意的問題3.3.6TTL集成邏輯門電路的使用注意事項是由增強型PMOS管和增強型NMOS管組成的互補對稱MOS門電路。比之TTL，其突出優(yōu)點為：微功耗、抗干擾能力強。理解CMOS與非門、或非門、開路門、三態(tài)門和傳輸門的電路和邏輯功能。主要要求：

掌握CMOS反相器的電路、工作原理和主要外特性。

理解CMOS數(shù)字集成電路的應(yīng)用要點。3.4CMOS集成邏輯門電路

AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增強型NMOS管(驅(qū)動管)增強型PMOS管(負載管)構(gòu)成互補對稱結(jié)構(gòu)3.4.1CMOS反相器

一、電路組成AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNBNMOS管的襯底接電路最低電位，PMOS管的襯底接最高電位，從而保證襯底與漏源間的PN結(jié)始終反偏。一、電路組成3.4.1CMOS反相器

AuIYuOVDDSGDDGSBVPVNBUIL=0V，UIH=VDD一、電路組成AuIYuOVDDSGDDGSBVPVNB要求VDD>UGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜

uGSN+-uGSP+-3.4.1CMOS反相器

AuIYuOVDDSGDDGSVPBVNB二、工作原理uO

VDD為高電平。ROFFNRONPuO+VDDSDDS導(dǎo)通電阻RON<<截止電阻ROFFUIL=0V截止uGSN+-導(dǎo)通uGSP+-◎輸入為低電平，UIL=0V時，uGSN=0V<UGS(th)N，VN截止，VP導(dǎo)通，uO=VDD，輸出高電平。二、工作原理AuIYuOVDDSGDDGSVPBVNB截止uGSP+-導(dǎo)通uGSN+-◎輸入為高電平UIH=VDD時，uGSN=VDD>UGS(th)N,VN導(dǎo)通，VP截止，UIH=

VDDuO

0V，為低電平。ROFFP>>RONNRONNROFFPuO+VDDSDDS可見該電路構(gòu)成CMOS非門，又稱CMOS反相器。無論輸入電平高低，VN、VP中總有一管截止，使靜態(tài)漏極電流iD0。因此CMOS反相器靜態(tài)功耗極微小。AuIYuOVDDSGDDGSVPBVNB二、工作原理3.4.2其他功能的CMOS門電路

一、CMOS與非門和或非門1.CMOS與非門

ABVDDVP2VP1VN1VN2Y每個輸入端對應(yīng)一對NMOS管和PMOS管。NMOS管為驅(qū)動管，PMOS管為負載管。輸入端與它們的柵極相連。與非門結(jié)構(gòu)特點：驅(qū)動管相串聯(lián)，負載管相并聯(lián)。ABVDDVP2VP1VN1VN2YCMOS與非門的工作原理11導(dǎo)通導(dǎo)通截止截止0驅(qū)動管均導(dǎo)通，負載管均截止，輸出為低電平。

◆當輸入均為高電平時：ABVDDVPBVPAVNAVNBYCMOS與非門的工作原理11導(dǎo)通導(dǎo)通截止截止0低電平輸入端相對應(yīng)的驅(qū)動管截止，負載管導(dǎo)通，輸出為高電平。

◆當輸入中有低電平時：ABVDDVP2VP1VN1VN2Y0截止導(dǎo)通1因此Y=AB2.CMOS或非門

ABVDDVP2VP1VN1VN2Y或非門結(jié)構(gòu)特點：驅(qū)動管相并聯(lián)，負載管相串聯(lián)。

◆輸入中有高電平時，輸出為低電平；◆輸入全為低電平時，輸出為高電平；因此Y=A+BYABuOuIVDD1漏極開路的CMOS與非門電路二、漏極開路的CMOS門簡稱OD門與OC門相似，常用作驅(qū)動器、電平轉(zhuǎn)換器和實現(xiàn)線與等。Y

=

AB構(gòu)成與門構(gòu)成輸出端開路的非門需外接上拉電阻RDC、C為互補控制信號。由一對參數(shù)對稱一致的增強型NMOS管和PMOS管并聯(lián)構(gòu)成。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN三、CMOS傳輸門

MOS管的漏極和源極結(jié)構(gòu)對稱，可互換使用，因此CMOS傳輸門的輸出端和輸入端也可互換。uOuIuIuOCC當C=VDD，uI=0~VDD時，VN、VP中至少有一管導(dǎo)通，輸出與輸入之間呈現(xiàn)低電阻，相當于開關(guān)閉合。即uO=uI，稱傳輸門開通。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN三、CMOS傳輸門

工作原理uOuIuIuOCCPMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN三、CMOS傳輸門

工作原理uOuIuIuOuI不能傳輸?shù)捷敵龆耍Q傳輸門關(guān)閉，輸出高阻。CCC=1，C=0時，傳輸門開通，uO=uI；C=0，C=1時，傳輸門關(guān)閉，信號不能傳輸。當C=0V，C=VDD，uI=0~VDD時，VN、VP均截止，輸出與輸入之間呈現(xiàn)高電阻，相當于開關(guān)斷開。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN傳輸門是一個理想的雙向開關(guān)，可傳輸模擬信號，也可傳輸數(shù)字信號。TGuI/uOuO/uICC傳輸門邏輯符號TG即TransmissionGate的縮寫三、CMOS傳輸門

AENVDDYVP2VP1VN1VN2低電平使能的CMOS三態(tài)輸出門EN四、CMOS三態(tài)輸出門在反相器基礎(chǔ)上串接了PMOS管VP2和NMOS管VN2，它們的柵極分別受EN和EN控制。四、CMOS三態(tài)輸出門AENVDDYVP2VP1VN1VN2低電平使能的CMOS三態(tài)輸出門工作原理001導(dǎo)通導(dǎo)通Y=AEN=0時，VP2和VN2均導(dǎo)通，呈現(xiàn)低電阻，不影響CMOS反相器工作。

Y=A四、CMOS三態(tài)輸出門AENVDDYVP2VP1VN1VN2低電平使能的CMOS三態(tài)輸出門工作原理110截止截止ZEN=1時，VP2、VN2均截止，輸出端Y呈現(xiàn)高阻態(tài)。因此構(gòu)成使能端低電平有效的三態(tài)門。EN3.4.3高速CMOS門電路

MOS管存在較大的極間電容，這是CMOS4000系列門電路開關(guān)速度不高的原因。因此，要提高MOS管的開關(guān)速度就必須設(shè)法減小MOS管的極間電容。為此，需要減少MOS管的導(dǎo)電溝道長度，縮小MOS管的幾何尺寸，從而提高開關(guān)速度。3.4.4CMOS數(shù)字集成電路的系列

一、CMOS數(shù)字集成電路系列CMOS4000

系列

功耗極低、抗干擾能力強；電源電壓范圍寬VDD=3~15V；工作頻率低，fmax=5MHz；驅(qū)動能力差。高速CMOS系列

(又稱HCMOS系列)

功耗極低、抗干擾能力強；電源電壓范圍VDD=2~6V；工作頻率高，fmax=50MHz；驅(qū)動能力強。

提高速度措施：減小MOS管的極間電容。由于CMOS電路UTH

VDD/

2，噪聲容限UNL

UNH

VDD/

2，因此抗干擾能力很強。電源電壓越高，抗干擾能力越強。民品軍品VDD=2~6V

T表示與TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列TT按電源電壓不同分為按工作溫度不同分為CC74系列CC54系列高速

CMOS

系列HCMOS電路比CMOS4000系列具有更高的工作頻率和更強的驅(qū)動負載的能力。其中CMOS4000系列一般用于工作頻率1MHz以下、驅(qū)動能力要求不高的場合；HCMOS常用于工作頻率20MHz以下、要求較強驅(qū)動能力的場合。HCMOS電路保留了CMOS4000系列低功耗、高抗干擾能力的優(yōu)點，已達到CT54/CT74LS的水平。二、CMOS4000系列和HCMOS系列的比較1.注意不同系列CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強。

2.

CMOS電路的電源電壓極性不可接反，否則，可能會造成電路永久性失效。3.在進行CMOS電路實驗，或?qū)MOS數(shù)字系統(tǒng)進行調(diào)試、測量時，應(yīng)先接入直流電源，后接入信號源；使用結(jié)束時，應(yīng)先關(guān)信號源，后關(guān)直流電源。

一、電源電壓3.4.5CMOS集成邏輯門的使用注意事項1.閑置輸入端不允許懸空。

2.對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對于或門和或非門的閑置輸入端應(yīng)接地或低電平。3.4.5CMOS集成邏輯門的使用注意事項閑置輸入端不宜與使用輸入端并聯(lián)使用，因為這樣會增大輸入電容，從而使電路的工作速度下降。但在工作速度很低的情況下，允許輸入端并聯(lián)使用。

二、閑置輸入端的處理1.輸出端不允許直接與電源VDD或地（VSS）相連。為提高電路的驅(qū)動能力，可將同一集成芯片上相同門電路的輸入端、輸出端并聯(lián)使用。3.4.5CMOS集成邏輯門的使用注意事項當CMOS電路輸出端接大容量的負載電容時，為保證流過管子的電流不超過允許值，需在輸出端和電容之間串接一個限流電阻。三、輸出端的連接焊接時，電烙鐵必須接地良好，必要時，可將電烙鐵的電源插頭拔下，利用余熱焊接。集成電路在存放和運輸時，應(yīng)放在導(dǎo)電容器或金屬容器內(nèi)。3.4.5CMOS集成邏輯門的使用注意事項組裝、調(diào)試時，應(yīng)使所有的儀表、工作臺面等有良好的接地。四、其他注意事項主要要求：

了解TTL電路和CMOS電路的接口。3.5TTL電路與CMOS電路的接口

在數(shù)字系統(tǒng)中，經(jīng)常會出現(xiàn)TTL電路與CMOS電路的接口問題，必須正確處理好它們之間的連接。如圖，無論是TTL電路驅(qū)動CMOS電路，還是CMOS電路驅(qū)動TTL電路，驅(qū)動門必須為負載門提供符合要求的高電平、低電平和足夠的驅(qū)動電流，也就是說，必須同時滿足下列各式：驅(qū)動門負載門UOH(min)≥UIH(min)UOL(max)≤UIL(max)IOH(max)≥NOHIIH(max)IOL(max)≥NOLIIL(max)3.5.1TTL電路驅(qū)動CMOS電路TTL電路輸出低電平，滿足驅(qū)動CMOS電路輸入的要求，而輸出高電平的下限值小于CMOS電路輸入高電平的下限值，它們之間不能直接驅(qū)動。因此，應(yīng)設(shè)法提高TTL電路輸出高電平的下限值，使其大于CMOS電路輸入高電平的下限值。在TTL電路輸出接一個上拉電阻RU一、TTL電路驅(qū)動CMOS4000系列電路TTL電路輸出和CMOS電路輸入端之間接入一個CMOS電平轉(zhuǎn)換器。二、TTL電路驅(qū)動74HCT高速CMOS電路高速CMOS電路CC74HCT系列在制造時已考慮到和TTL電路的兼容問題，它的輸入高電平UIH（min)=2V，而TTL電路輸出的高電平UOH（min)=2.7V，因此，TTL電路的輸出端可直接與高速CMOS電路CC74HCT系列的輸入端相連，不需要另外再加其他器件。3.5.2CMOS電路驅(qū)動TTL電路CMOS4000系列電路輸出的高、低電平都滿足要求，但由于TTL電路輸入低電平電流較大，而CMOS4000系列電路輸出低電平電流卻很小，灌電流負載能力很差，不能向TTL提供較大的低電平電流。因此，應(yīng)設(shè)法提高CMOS4000系列電路輸出低電平電流的能力。將同一芯片上的多個CMOS并聯(lián)作驅(qū)動門。在CMOS電路輸出端和TTL電路輸入端之間接入CMOS驅(qū)動器。一、CMOS4000系列驅(qū)動TTL電路二、高速CMOS電路驅(qū)動TTL電路高速CMOS電路的電源電壓VDD=VCC=5V時，CC74HC和CC74HCT系列電路的輸出端和TTL電路的輸入端可直接相連。解：[例]試改正下圖中所示電路的錯誤，使其正常工作。CMOS門TTL門OD門(a)(b)(c)(d)VDDCMOS門Ya=ABVDDYb=

A

+

BTTL門OD門Yc=

AVDDENYd=ABEN

=

1

時EN

=

0

時OD門&TTL門懸空≥CMOS門懸空集成邏輯門電路應(yīng)用舉例

用兩級電路、2個與非門來實現(xiàn)[例]試分別采用與非門和或非門實現(xiàn)與門和或門。解：(1)用與非門實現(xiàn)與門設(shè)法將Y=AB用與非

-

與非式表示因為Y=AB=AB因此，用與非門實現(xiàn)的與門電路為Y

=

AB將與非門多余輸入端與有用端并聯(lián)使用構(gòu)成非門用兩級電路、3個與非門來實現(xiàn)。(2)用與非門實現(xiàn)或門因此，用與非門實現(xiàn)的或門電路為Y

=

A

+

B因為

Y

=

A

+

B

=

A

+

B=

A

·

B設(shè)法將

Y

=

A

+

B

用與非

-與非式表示。實現(xiàn)A實現(xiàn)B用兩級電路、3個或非門實現(xiàn)之。(3)用或非門實現(xiàn)與門設(shè)法將Y=AB用或非

–

或非式表示因此，用或非門實現(xiàn)的與門電路為因為

Y

=

AB

=

A

·

B=

A

+

B將或非門多余輸入端與有用端并聯(lián)使用構(gòu)成非門Y=AB用兩級電路、2個或非門實現(xiàn)之(4)用或非門實現(xiàn)或門設(shè)法將

Y

=

A

+

B

用或非

–或非式表示因為

Y

=

A

+

B

=

A

+

B因此，用或非門實現(xiàn)的或門電路為Y

=

A

+

B[例]有一個火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測器。為了防止誤報警，只有當其中兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才產(chǎn)生報警信號，試用與非門設(shè)計產(chǎn)生報警信號的電路。輸出輸入111110101100011010001000YABC解：(1)分析設(shè)計要求，建立真值表報警電路的輸入信號為煙感、溫感和紫外光感三種探測器的輸出信號，設(shè)用

A、B、C表示，且規(guī)定有火災(zāi)探測信號時用

1

表示，否則用

0

表示。報警電路的輸出用

Y表示，且規(guī)定需報警時Y為1

，否則

Y為0。由此可列出真值表如右圖所示。(2)根據(jù)真值表畫函數(shù)卡諾圖11110000根據(jù)Y的與

-非表達式畫邏輯圖

1

1

1

1(3)用卡諾圖化簡法求出輸出邏輯函數(shù)的最簡與

-或表達式，再變換為與非

-與非表達式。Y=AB+AC+BC(4)畫邏輯圖=AB·AC·BCABCY=AB·AC·BCABC0100

0111

10

門電路是組成數(shù)字電路的基本單元之一，最基本的邏輯門電路有與門、或門和非門。實用中通常采用集成門電路，常用的有與非門、或非門、與或非門、異或門、輸出開路門、三態(tài)門和CMOS傳輸門等。門電路的學習重點是常用集成門的邏輯功能、外特性和應(yīng)用方法。

本章小結(jié)在