異步計數(shù)器EDA實驗四

實驗異步計數(shù)器姓名：趙佳偉學號：1002100449一、 實驗目的1、 掌握異步計數(shù)器的工作原理；2、 用VHDL語言設計異步計數(shù)器；3、 用結(jié)構(gòu)描述來設計異步計數(shù)器及和行為描述相比較。二、 實驗的硬件要求1、 輸入：脈沖信號2、 輸出：LED燈3、 主芯片：ALTERA下載板三、 實驗原理異步計數(shù)器的工作原理如下圖，通常由于采用異步時鐘，工作延時比較大。1、 用VHDL語言設計四位異步計數(shù)器2、 通過仿真或觀察波形圖驗證設計的正確性3、 編譯下載驗證結(jié)果五、實驗步驟進入windows操作系統(tǒng)，打開MAX+PLUSII10.0。1、 啟動File/ProjectName菜單，輸入設計項目的名字。點Assign/Device菜單，選擇器件(本設計全選用EPM7128)。見圖4.1。2、 啟動菜單File/New，選擇TextEditorfile，打開編程編輯器，進行原理圖設計輸入。

圖4.1圖4.1輸入代碼構(gòu)建D觸發(fā)器代碼:SMAX+plusIIFileEditTemplatesAssignUtilitiesOptionsWindowHelpDotumChe|l8f&tZSMAX+plusIIFileEditTemplatesAssignUtilitiesOptionsWindowHelpDotumChe|l8f&tZ諄□呂IH昌 k?⑥丞原間囹甥圜因矗幽蝠購，畿套鎏-ibraryieee；useieee.std_logic_1164.alI:entityd_ffisport(d,clk,res：instd_logic；q,q_n：outstd_logic)；enddff:architecturedff1ofd_ffissignalq1：std_logic：beginprocess(clk,res)beginifres=l11thenq1<='01；elsifelk'eventandcIk=111thenq1<=d:endif:q<=q1；q_n<-notq1；endprocess:enddff1；|Line21 |Col10 |INS|四位異步計數(shù)器代碼:process(clk1)variablenum1:integerrange0to29999：=0；beginifclk1'eventandclk1='11thenifnum1=29999thennum1：=0；cIk_20hz<=notcIk_20hz；elsenum1：=1+num1:endif：endif：endprocess；process(clk_20hz)beginifclk_20hz'eventandclk_20hz-'11thenifd1-'11andkey_fIag<='O'thenkey」Iag<=T'；elsifkey_fIag='1'andd1='O'thenkey_fIag<='O':endif；endif；endprocess；endaa； ,Line18|Col￡9 11NS」<|| >「圖4.33、保存單擊保存按鈕，擴展名為.vhd,本實驗中取名為：d_ff.vhd和test9.vhd。編譯啟動MAX+PLUSII\COMPILER菜單，按START開始編譯，生成.SOF和.POF等文件，以便硬件下載和編程時調(diào)用，同時生成.RPT文件，如圖2.2.3。

（4）仿真1、創(chuàng)建波形文件：首先，將設計指定為當前項目。創(chuàng)建一個波形文件。選擇菜單MAX+PLUSn\WaveformEditor，打開仿真工具WaveformEditor,或選擇新建一個WaveformEditor文件，將創(chuàng)建一個新的無標題波形文件，如圖4.5所示：設定時間軸網(wǎng)格大小。選擇菜單Option\GridSize，輸入時間間隔（5ns），單擊OK按鈕。設定時間軸長度。選擇菜單File\EndTime并輸入文件的結(jié)束時間（1s）。

2、選擇欲仿真的引線端子：①選擇菜單Node\EnterNodesNodesfromSNF出現(xiàn)如圖4.6所示對話框。也可在窗口空白處右擊鼠標，在快捷菜單中，同樣選擇EnterNodesNodesfromSNF。在Type框中選中Inputs和Outputs選項，然后單擊List按鈕。在AvailableNodes&Groups列表中將出現(xiàn)所有的節(jié)點，選擇所需節(jié)點，用右移鍵將它們移到右邊的SelectedNodes&Groups列表中。這時出現(xiàn)如圖4.7所示結(jié)果。單擊OK按鈕完成。EiTterNodesfromSNFNode/Group:|KAvailableNodes&Groups:回TypeRInputsl~RegisteredWOutputsl~CombinatorialPGroupMemoryBitrahJ~~MemoryWord9PreserveExistingNodesNode/Group:|KAvailableNodes&Groups:回TypeRInputsl~RegisteredWOutputsl~CombinatorialPGroupMemoryBitrahJ~~MemoryWord9PreserveExistingNodesI-ShowAllNodeNameSynonymsCancelClear頊舍MAX+plusIIFileEditViewNodeAssignUtilitiesOptionsWindowHelp 口面岡圖4.6■MAX+plusII-d:\zjw\db\test9-[test9.scf-WaveformEditor] 伺圖4.73、編輯輸入節(jié)點的仿真波形：將輸入節(jié)點的某段用鼠標選中（變黑）后，單擊左邊工具欄的有關(guān)按鈕，進行設置，實現(xiàn)異步計數(shù)和清零的功能。編輯完成后如圖4.8所示。MAX+plusII-d:\zjw\db\test9-[testS.scf-WaveformEditor]|o|聞|5^!l:，.&MAX+plusIIFileEditViewNodeAssignUtilitiesOptionsWindowHelp□wia骨回MAX+plusII-d:\zjw\db\test9-[testS.scf-WaveformEditor]|o|聞|5^!l:，.&MAX+plusIIFileEditViewNodeAssignUtilitiesOptionsWindowHelp□wia骨回二l_k?也甌匠回食展街函矗嗑通噂遺蠡套理睢曳]司 ■|Ref:|0一Ons ]|*|_+lTime:|l18￡ns ]Intetval:|l18_6ns ]MName* Value- 25.0ns 50.0ns 75.0ns 100.0ns125.0ns150.0ns175.0ns200.0ns225.0nsI^d1MIAIX箜一IBI近一夔冒qOnum1XHXXXX圖4.84、仿真:保存文件后，在MAX+PLUSII中選擇Simulator菜單，出現(xiàn)Simulator對話框，如圖4.9所示，單擊Start按鈕開始仿真，檢查正確后，單擊“確定”按鈕。圖4.95、分析仿真結(jié)果在仿真器窗口中選擇OpenSCF，即打開當前當前項目的仿真結(jié)果文件p4_5.scf如圖4.10所示。經(jīng)檢驗是正確的。

圈MAX+plusIIFileEditViewNodeAssignUtilitiesOptionsWindowHelp□180.0ns 2圈MAX+plusIIFileEditViewNodeAssignUtilitiesOptionsWindowHelp□180.0ns 2d1■^clrl■^―clk1q3-E^q2-q1qO酣num11100000H0000JI0000項加0邛碰02項加03：）（T加礦加0岳小。。。礦*；。。。7X碩『7項。吟X°。。公X延日*。。。4；以QOOE）"碩6；，頊?？陧?0&；X加。。。玄攵的壞）圖4.10管腳的重新分配鎖定：啟動MAX+PLUSH\FLOORPLINEDITOR菜單命令，出現(xiàn)如圖4.11所示的畫面：帥MAX+plusII-d:\zjw\db\test9 [口|回[■ESmIMAX+plusIIFileEditViewLayoutAssignUtilitiesOptionsWindowHelp口藝亙蚤』|電|疆Jo」k?⑥阿原四囹巡閶矗闡tB嘎/尊顯,碾(CurrentAssignments)-FloorplanEditor3□Device-WideFan-Out■NonassignableChipName：|test9(EP'M?128SLCEM-6)"ColorLegend—□Unassigned■Unrouted可亙|SelectedNodefs]&Pin(s):|<none>（1/0｝匚(VCCIOJH26煦匚啊匚煦匚〔I/O｝匚,碾(CurrentAssignments)-FloorplanEditor3□Device-WideFan-Out■NonassignableChipName：|test9(EP'M?128SLCEM-6)"ColorLegend—□Unassigned■Unrouted可亙|SelectedNodefs]&Pin(s):|<none>（1/0｝匚(VCCIOJH26煦匚啊匚煦匚〔I/O｝匚煦匚(GND)H61□(I/O}60□d/O}59■(GND)□d/O}□d/O}□d/O}□(l/OJ□d/O} 4L w 」 」Adri□Ad1■43aOT<□?UnassignedNodes&Pins:圖4.11FLOORPLANEDITOR顯示該設計項目的管腳分配，這是由軟件自動分配的。用戶可隨意改變管腳分配。管腳編輯過程如下（見圖4.12）：1.按下CURRENTASSIGNMENTSFLOORPLAN,所有的輸出都會出現(xiàn)在UNASSIGNEDNODES欄框內(nèi)。用鼠標按住某輸入輸出門名稱，并拖到下面芯片的某一管腳上，松開鼠標左鍵，使完成一個管腳的分配。實驗電路板上的連線與真值表設計輸出的Q0Q1Q2Q3分別與芯片的8、9、10、11管腳相連，清零端接到74腳，脈沖由83腳接入；用LED來表示輸出，將它們與8、9、10、11管腳相連。真值表：序號clkclrQ0Q1Q2Q30上升沿100001上升沿110002上升沿000003上升沿110004上升沿101005上升沿111006上升沿100107上升沿110108上升沿101109上升沿1111010上升沿1000111上升沿1100112上升沿1010113上升沿1110114上升沿1001115上升沿1101116上升沿1011117上升沿1111118上升沿1000019上升沿1100020上升沿1010021上升沿1110022上升沿10010注意：以上實驗電路板上的連線可根據(jù)自己對管腳的鎖定情況而定。MAX+plusIIFileEditViewLayoutAssignUtilitiesOptionsWindowHelp□|涔舊僵| 電|匐Gk?由哽匠回囹昭閶矗闡帽嘎，霧度(CurrentAssignments)-FloorplanEditor(CurrentAssignments)-FloorplanEditorChipName:|test9(EPM7128SLC84-6)「ColorLegend—□Unassigned □Device-WideFan-OutUnroutedUnassignedNodes&Pins:,SUB:1471addcore:adder|addcore:adderO|result_node3,SUB:1?i**45617|addcore:adder|addcore:adder0|result_riodei：1,SUB:1?|addcore:adder|addcore:adder0|result_node5SUEl:1471addcore:adderli3.ddcore:adderOlresultnode?qQM旨面目目汨SelectedNode(s)Pin(s):Nonassignable |<none>*□qQM旨面目目汨SelectedNode(s)Pin(s):Nonassignable |<none>*□5qoa}?煦匚(VCCIO)Hlira,TDD匚煦匚煦匚煦匚WO)匚(GND)HZZlcIrl=］煦■{GNDJZJgJDO}zig}ZJ煦Z1WO}ZJWO}圖4.13三、實驗總結(jié)1、 通過本次試驗，學習并了解了MAX+PLUSH10.0Alter