第五章-觸發(fā)器(OLD)

第五章觸發(fā)器觸發(fā)器：能夠存儲(chǔ)1位二值信號(hào)的基本單元電路統(tǒng)稱為觸發(fā)器（Flip-Flop）15.1概述一、實(shí)現(xiàn)記憶1位二進(jìn)制信號(hào)的功能，觸發(fā)器必須具備兩個(gè)條件：

1.有兩個(gè)能自行保持的狀態(tài)，用來(lái)表示邏輯狀態(tài)0和邏輯狀態(tài)1. 2.根據(jù)不同的輸入信號(hào)（觸發(fā)信號(hào)）可以置成0或1狀態(tài)。二、分類

1.按觸發(fā)方式（電平，脈沖，邊沿）

2.按邏輯功能（SR,JK,D,T）

25.2SR鎖存器（Set-ResetLatch）一、電路結(jié)構(gòu)與工作原理(它是構(gòu)成觸發(fā)器的基礎(chǔ)，具有兩個(gè)自行保持的狀態(tài)0和1，其輸出信號(hào)由輸入的置1和置0信號(hào)直接完成的，不需要觸發(fā)信號(hào)，因此沒(méi)有把它歸入觸發(fā)器)1.只有一個(gè)或非門(mén)G1，當(dāng)Vo2=0時(shí)（接G1的另第二個(gè)輸入端），則Vo1輸出結(jié)果由Vi1決定，不具有記憶功能。2.若用G2將Vo1反相（Vi2接低電平），則G2輸出Vo2與Vi1同相，Vo2接回G1的第二個(gè)輸入端。3.此時(shí)，即使Vi1輸入電平信號(hào)消失，則Vo1和Vo2狀態(tài)仍能保持下去，具有記憶功能30000001110011011010001101100①1110①①4二、動(dòng)作特點(diǎn)在任何時(shí)刻，輸入都能直接改變輸出的狀態(tài)。例：舉例：P218例題5.2.110011101111000111001110101100011100155.3電平觸發(fā)的觸發(fā)器一、電路結(jié)構(gòu)與工作原理：

除了置1置0輸入外，增加了一個(gè)觸發(fā)信號(hào)CLK，

觸發(fā)信號(hào)有效以后輸出才按照輸入的信號(hào)產(chǎn)生

相應(yīng)狀態(tài)。0XX000XX1110000100111100111011101001011011101*11111*電平觸發(fā)SR特性表6帶異步置位、復(fù)位端的電平觸發(fā)SR觸發(fā)器電路圖圖形符號(hào)帶異步置位、復(fù)位端的電平觸發(fā)SR觸發(fā)器：目的是在CLK有效電平信號(hào)到達(dá)之前，可以將SR觸發(fā)器的狀態(tài)置成指定的狀態(tài)。Sd’異步置1輸入端Rd’異步置0輸入端。只要Sd’=0或者Rd’=0，觸發(fā)器即被置1或置0，不受輸入信號(hào)控制。見(jiàn)表5.2.27二、電平觸發(fā)方式的動(dòng)作特點(diǎn)1.在CLK=1的全部時(shí)間里，S和R的變化都引起輸出狀態(tài)的變化。2.在CLK=1變?yōu)?時(shí)，觸發(fā)器的狀態(tài)保存的是CLK返回0以前瞬間的狀態(tài)。0010108D觸發(fā)器：為了適應(yīng)單端輸入信號(hào)的需要，有時(shí)候?qū)R觸發(fā)器進(jìn)行改進(jìn)，如下圖所示，得到電平觸發(fā)的D觸發(fā)器。0XX000XX1110000100111100111011101001011011101*11111*D觸發(fā)器特點(diǎn)：

1.D=1，則clk變?yōu)?以后，輸出

Q*=1，即時(shí)clk從1變?yōu)?，則

狀態(tài)保持不變。

2.D=0，則clk變?yōu)?以后，輸出

Q*=0，即時(shí)clk從1變?yōu)?，則

狀態(tài)保持不變。即：Q*=Dclk=1D觸發(fā)器符號(hào)見(jiàn)：P22295.4脈沖觸發(fā)的觸發(fā)器一、電路結(jié)構(gòu)與工作原理提高電路工作可靠性，要求在每個(gè)CLK周期里，輸出狀態(tài)只能改變1次，在電平觸發(fā)器基礎(chǔ)上設(shè)計(jì)出，脈沖觸發(fā)的觸發(fā)器。主從SR觸發(fā)器10XXXX0000001110011011010001101101*1111*10110001主從SR觸發(fā)器特性表11XXXX0000001110011011010001101101*1111*10110010010110主從SR觸發(fā)器特性表12主從SR觸發(fā)器特點(diǎn)：1.主從SR觸發(fā)器從電平觸發(fā)器演變過(guò)來(lái)，克服了CLK=1期間，觸發(fā)器輸出狀態(tài)多次翻轉(zhuǎn)的問(wèn)題。2.但是由于主觸發(fā)器本身是電平觸發(fā)器，因此在CLK=1期間，主觸發(fā)器狀態(tài)Qm和Qm’仍然隨SR狀態(tài)變化而變化，遵循SR=0的約束條件。3.從觸發(fā)器的輸出狀態(tài)在CLK下降沿時(shí)刻，由主觸發(fā)器的輸出Qm和Qm‘的狀態(tài)決定，以后保持不變，一直到下一個(gè)CLK下降沿到來(lái)才跟隨主觸發(fā)器的輸出狀態(tài)而變化。13JKQ’主從SRQQQ’CLK2.主從JK觸發(fā)器：希望即使出現(xiàn)S=R=1時(shí)，觸發(fā)器的次態(tài)也是確定的，需要改進(jìn)觸發(fā)器。將主從SR觸發(fā)器的輸出端Q和Q’接回到輸入端，如下圖：為了區(qū)分SR觸發(fā)器，取名：主從結(jié)構(gòu)JK觸發(fā)器，簡(jiǎn)稱：主從JK觸發(fā)器詳細(xì)分析1415(5)列出真值表:主從SR與主從JK觸發(fā)器特性表對(duì)比XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*主從SR主從JK不定狀態(tài)定狀態(tài)16主從SRJKQQ’QQ’CLK對(duì)于J=K=1，情況二、脈沖觸發(fā)方式的動(dòng)作特點(diǎn)17主從JK觸發(fā)器邏輯圖18例題：5.4.3P229主從JK觸發(fā)器電壓波形圖如下：假設(shè)初始狀態(tài)Q=0.分析如下：1.第一個(gè)CLK=1期間，J=1，K=0，主觸發(fā)器Q=0->1，從觸發(fā)器在CLK下降沿到達(dá)時(shí)Q=0->=12.第二個(gè)CLK=1期間,K發(fā)生了變化，J=0，K=1，此時(shí)主觸發(fā)器被置為Qm=0狀態(tài)；則從觸發(fā)器的狀態(tài)不能按照CLK下降沿時(shí)刻J=K=0的狀態(tài)翻轉(zhuǎn)，而是按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)即Q=03.第三個(gè)CLK=1期間，JK=11，變?yōu)镴K=01發(fā)生了變化，主觸發(fā)器被置為：Qm=1，因此從觸發(fā)器的輸出不能按照CLK下降沿時(shí)刻JK=01輸入而變化，應(yīng)該按照J(rèn)K=11時(shí)，主觸發(fā)器的狀態(tài)而翻轉(zhuǎn)。因此Q=1101001001從001011010主1101000110011019使用主從JK觸發(fā)器必須注意：1.只有在CLK=1的全部時(shí)間內(nèi)，輸入狀態(tài)（JK）始終未變，在CLK下降沿到達(dá)時(shí)，輸入狀態(tài)（JK）才能決定從觸發(fā)器的次態(tài)Q，結(jié)果肯定是對(duì)的。2.如果CLK=1期間，（JK）發(fā)生過(guò)1次或多次變化，則從觸發(fā)器的次態(tài)Q由主觸發(fā)器Qm的狀態(tài)決定，而不是由（JK）的狀態(tài)決定。（即必須考慮CLK=1期間JK的全部變化過(guò)程）這一點(diǎn)必須注意。205.5邊沿觸發(fā)的觸發(fā)器為了提高可靠性，增強(qiáng)抗干擾能力，希望觸發(fā)器的次態(tài)僅取決于CLK的下降沿（或上升沿）到來(lái)時(shí)刻的輸入信號(hào)狀態(tài)，與在此前、后輸入的狀態(tài)沒(méi)有關(guān)系。1.用CMOS傳輸門(mén)的邊沿觸發(fā)器2.維持阻塞觸發(fā)器3.用門(mén)電路傳輸延遲時(shí)間的邊沿觸發(fā)器

···21一、各種觸發(fā)器的電路結(jié)構(gòu)和工作原理1、用兩個(gè)電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器222.CLK自低電平跳為高電平時(shí)，則CLK1=0，F(xiàn)F1的輸出G1保持CKL上升沿時(shí)刻瞬間輸入端D的輸入狀態(tài)，此后不再跟隨D而變化；此時(shí)CLK2跳變?yōu)楦唠娖郊碈LK2=1，F(xiàn)F2的輸出G2=G1，即G2的狀態(tài)就是CLK跳變時(shí)刻瞬間D端的輸入狀態(tài)，例如D=1，則G2=G1=D，而與之前和之后的D的狀態(tài)無(wú)關(guān)。用兩個(gè)電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器工作原理FF1和FF2為兩個(gè)電平觸發(fā)的D觸發(fā)器。1.CLK=0時(shí)，則CLK1=1，F(xiàn)F1的輸出G1跟隨D的輸入而變化，始終保持G1=D；此時(shí)CLK2=0，F(xiàn)F2的輸出G2=Q保持原來(lái)狀態(tài)。232.利用CMOS傳輸門(mén)的構(gòu)成的邊沿觸發(fā)D觸發(fā)器XXX0X01X124SDRD=10，輸出置Q*=1；100110SDRD=01，輸出置Q*=0；25SDRD=01，輸出置Q*=0；011001265.6觸發(fā)器的邏輯功能及其描述方法5.6.1觸發(fā)器按邏輯功能的分類:

在時(shí)鐘控制的觸發(fā)器中，由于輸入方式不同（單端，雙端輸入）、次態(tài)（）隨輸入變化的規(guī)則不同，因此其邏輯功能也不同。按照邏輯功能的不同特點(diǎn)將時(shí)鐘控制的觸發(fā)器分為：SR觸發(fā)器JK觸發(fā)器T觸發(fā)器D觸發(fā)器27一、SR觸發(fā)器1.定義，凡在時(shí)鐘信號(hào)作用下，具有如下功能的觸發(fā)器稱為SR觸發(fā)器0000001110011011010001101101*1111*利用約束條件：SR=0，即無(wú)關(guān)項(xiàng)SRQ=X，SRQ’=X,利用卡諾圖化簡(jiǎn)得：2829二、JK觸發(fā)器1.定義0000001110011011010001101101111030三、T觸發(fā)器1.定義：凡在時(shí)鐘信號(hào)作用下，具有如下功能的觸發(fā)器

T=1時(shí)，每來(lái)一個(gè)時(shí)鐘信號(hào)，輸出狀態(tài)翻轉(zhuǎn)一次

T=0時(shí)，時(shí)鐘信號(hào)到達(dá)后其狀態(tài)不變。00001010111031四、D觸發(fā)器1.定義：凡在時(shí)鐘信號(hào)作用下，具有如下功能的觸發(fā)器000010101111。。。。321.電路結(jié)構(gòu)和邏輯功能：（1）按邏輯功能分-是與輸入變量及在CLK作用后穩(wěn)態(tài)之間的關(guān)系，按邏輯功能分為（SR,JK,D,T）觸發(fā)器

（2）按電路結(jié)構(gòu)：電路結(jié)構(gòu)不同他們具有不同的動(dòng)作特點(diǎn)，可分為：（同步，主從，邊沿）觸發(fā)器。（3）兩者關(guān)系：具有SR功能的觸發(fā)器可以由圖5.3.1、5.4.1不同的電路結(jié)構(gòu)構(gòu)成；同樣結(jié)構(gòu)的JK觸發(fā)器可以構(gòu)