計(jì)算機(jī)組成原理 第3講-定點(diǎn)加法

計(jì)算機(jī)組成原理Principlesof

ComputerOrganization廣義雙語教學(xué)課程09/skyclass25/青島理工大學(xué)

校級(jí)精品課程/ec/C84/1第3章運(yùn)算方法和運(yùn)算部件(2)Theadditionoftwonumbersinthesigned-magnitudesystemfollowstherulesofordinaryarithmetic.Ifthesignsarethesame,weaddthetwomagnitudesandgivethesumthecommonsign.Ifthesignsaredifferent,wesubtractthesmallermagnitudefromthelargerandgivetheresultthesignofthelargermagnitude.Thisaprocessthatrequiresthecomparisonofthesignsandthemagnitudesandthenperformingeitheradditionorsubtraction.原碼加減運(yùn)算要比較參與運(yùn)算兩數(shù)的符號(hào)和絕對(duì)值大小。做加法時(shí)是同號(hào)相加，異號(hào)相減，和的符號(hào)取決于絕對(duì)值較大的數(shù)。做減法則是同號(hào)相減，異號(hào)相加，差的符號(hào)取決于絕對(duì)值較大的數(shù)?！?.1.3加法器加法器（Adder）是用來完成兩個(gè)n位二進(jìn)制數(shù)的加法/減法運(yùn)算的部件，它由全加器（Full-Adder）和進(jìn)位鏈組成。

對(duì)兩個(gè)操作數(shù)X、Y的第i位Xi和Yi以及低位向本位的進(jìn)位Ci-1進(jìn)行求和，產(chǎn)生本位和Fi及向高位的進(jìn)位Ci的邏輯電路稱為全加器全加器的邏輯表達(dá)式為：Ci=XiYi＋（Xi＋Yi）Ci-1全加器的邏輯符號(hào)為：YiXiFiCi

FAiCi-1產(chǎn)生和傳遞進(jìn)位信號(hào)的邏輯結(jié)構(gòu)稱為進(jìn)位鏈Carry-generationlogic3并行加法器和進(jìn)位鏈

能對(duì)相加的兩個(gè)n位二進(jìn)制數(shù)的所有數(shù)位同時(shí)進(jìn)行求和的加法器稱為并行（Parallel）加法器。它是用n個(gè)一位全加器相連而組成的一個(gè)n位加法器。1．串行進(jìn)位（SerialCarry）加法器……XnYnX2Y2X1Y1FnF2F1Cn-1CnC2C1

FAn

FA2

FA1C0串行進(jìn)位加法器中，各位全加器的進(jìn)位信號(hào)以串聯(lián)形式逐位傳遞，逐位產(chǎn)生。串行進(jìn)位又叫行波進(jìn)位（RippleCarry），其每一位的進(jìn)位直接依賴于前一級(jí)的進(jìn)位，是逐級(jí)形成的。串行進(jìn)位鏈結(jié)構(gòu)簡(jiǎn)單，但運(yùn)算速度卻受進(jìn)位的延遲時(shí)間的嚴(yán)重影響。4例如：

X1111111111111111Y0000000000000001進(jìn)位C1111111111111111和F10000000000000000每一位的半加和可立即產(chǎn)生，而真正的和F要等低位的進(jìn)位信號(hào)到來后才能產(chǎn)生。進(jìn)位在傳遞過程中每經(jīng)過一級(jí)門都要產(chǎn)生延遲。每個(gè)全加器的進(jìn)位延遲時(shí)間是2tpdCi=XiYi＋（Xi＋Yi）Ci-1

=XiYi＋XiCi-1＋YiCi-1例如，16位串行進(jìn)位加法器的進(jìn)位延遲時(shí)間是32tpd。N位串行進(jìn)位加法器的進(jìn)位延遲時(shí)間是2Ntpd52．并行進(jìn)位（ParallelCarry）加法器為了提高運(yùn)算速度，必須改變進(jìn)位逐位傳遞的路徑，減少進(jìn)位傳遞的時(shí)間。進(jìn)位Ci

可分解為XiYi

和(Xi+Yi)Ci－1兩部分。其中，

XiYi

僅取決于本位參加運(yùn)算的兩數(shù)Xi和Yi，而與低位傳來的進(jìn)位Ci－1無關(guān)，稱為第i位產(chǎn)生的本地進(jìn)位?？捎眠M(jìn)位產(chǎn)生函數(shù)

Gi=XiYi

表示。

（Xi+Yi）Ci－1為第i位產(chǎn)生的傳送進(jìn)位或條件進(jìn)位，稱(Xi+Yi)為進(jìn)位的傳送條件，它決定從低位來的進(jìn)位是被接通還是被阻斷?？捎眠M(jìn)位傳遞函數(shù)

Pi=Xi+Yi表示。將Pi和Gi

代入進(jìn)位表達(dá)式中進(jìn)行遞推，得出：Ci=XiYi＋（Xi＋Yi）Ci-16遞推的結(jié)果，所有各位的進(jìn)位都直接依賴最低位進(jìn)位C0，即所有各位的進(jìn)位可以直接從C0并行產(chǎn)生，因此又稱為超前(先行)進(jìn)位。Carry-lookahead。并行進(jìn)位鏈的進(jìn)位延遲時(shí)間是3tpd。Gi=XiYiPi=Xi+YiCi=Gi+PiCi-1=Gi+Pi（

Gi-1+Pi-1Ci-2）=Gi+Pi（

Gi-1+Pi-1（Gi-2+Pi-2Ci-3））…=Gi+Pi(Gi-1+Pi-1（Gi-2+Pi-2(Gi-3+…(G2+P2（G1+P1C0))…)=Gi+PiGi-1+PiPi-1Gi-2+PiPi-1Pi-2Gi-3+……+(PiPi-1Pi-2…P2G1)+(PiPi-1Pi-2…P2P1C0)用超前進(jìn)位鏈構(gòu)成的并行進(jìn)位加法器也稱為超前進(jìn)位加法器。Ci=XiYi＋（Xi＋Yi）Ci-17并行進(jìn)位的優(yōu)點(diǎn)是速度快，但線路復(fù)雜，而且隨著位數(shù)的增加，進(jìn)位形成邏輯的輸入變量將增多到?jīng)]有可以實(shí)現(xiàn)的元器件。因此，實(shí)際采用的是分組跳躍進(jìn)位的方式。把加法器分成若干小組，每組包含若干位，在組內(nèi)采用并行快速進(jìn)位，組間可以是串行進(jìn)位，也可以是并行進(jìn)位。組內(nèi)并行組間串行的并行加法器（單重分組）組內(nèi)并行組間并行的并行加法器（雙重分組/多重分組）83．組內(nèi)并行組間串行的進(jìn)位鏈以16位加法器為例，若將其分成4組，每組4位，組內(nèi)采用并行進(jìn)位，組間采用串行進(jìn)位。則第一組的各位進(jìn)位邏輯表達(dá)式為：C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0在這個(gè)小組內(nèi)，來自低位的進(jìn)位信號(hào)只有C0，本組向高位小組的進(jìn)位信號(hào)只有C4一個(gè)。小組內(nèi)的進(jìn)位延遲時(shí)間是2tpd9C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0C0C3C4C2C1P4G4G1&&&&&

&

&&

&&≥1≥1≥1≥1P1P2G2P3G3根據(jù)這組表達(dá)式得到的4位組內(nèi)并行進(jìn)位鏈邏輯圖：GiPiAiBiAiBi&≥110其它各組的邏輯結(jié)構(gòu)與第一組相同。將這樣的四個(gè)小組按下圖連接起來，就成為16位單重分組跳躍進(jìn)位鏈。G16…G13P16…P13G12…G9P12…P9G8…G5P8…P5G4…G1P4…P1

C16C15C14C13C12C11C10C9C8C7C6C5C4C3C2C1

第四組

16～13位第三組

12～9位第二組

8～5位第一組

4～1位C016位組內(nèi)并行組間串行進(jìn)位鏈的進(jìn)位延遲時(shí)間是9tpd每個(gè)小組內(nèi)的進(jìn)位延遲時(shí)間是2tpd11用4位組內(nèi)并行進(jìn)位ALU組成16位組內(nèi)并行組間串行進(jìn)位的ALU的方法：組內(nèi)并行組間串行的進(jìn)位方式可將進(jìn)位傳遞時(shí)間壓縮到串行進(jìn)位的約1/3，但是當(dāng)加法器的位數(shù)很多時(shí)，組間進(jìn)位信號(hào)的串行傳遞仍會(huì)帶來較大的時(shí)間延遲。Cn+4

Cn

4位組內(nèi)并行進(jìn)位ALUXYC0C4C8C12C16Cn+4

Cn

4位組內(nèi)并行進(jìn)位ALUXYCn+4

Cn

4位組內(nèi)并行進(jìn)位ALUXYCn+4

Cn

4位組內(nèi)并行進(jìn)位ALUXYX16…X13Y16…Y13X12…X9Y12…Y9X8…X5Y8…Y5X4…X1Y4…Y1采用組間并行進(jìn)位方式可進(jìn)一步提高運(yùn)算速度。124．組內(nèi)并行組間并行的進(jìn)位鏈

C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0仿照前面分析每一位進(jìn)位的方法，每組的最高進(jìn)位可分為兩部分GN=G4+P4G3+P4P3G2+P4P3P2G1最后一項(xiàng)P4P3P2P1C0依賴于低位的進(jìn)位信號(hào)，稱為本小組的傳送進(jìn)位，稱P4P3P2P1為小組的傳送函數(shù)PN。PN=P4P3P2P1可得各小組的組間并行進(jìn)位表達(dá)式在第一小組的最高進(jìn)位C4的進(jìn)位表達(dá)式中，前四項(xiàng)G4+P4G3+P4P3G2+P4P3P2G1與低位來的進(jìn)位C0無關(guān)，只與本小組內(nèi)的Gi和Pi有關(guān)，稱為該小組的進(jìn)位生成函數(shù)GN。134．組內(nèi)并行組間并行的進(jìn)位鏈各小組的組間并行進(jìn)位表達(dá)式:C4=GN1+PN1C0C8=GN2+PN2C4=GN2+PN2GN1+PN2PN1C0C12=GN3+PN3C8=GN3+PN3GN2+PN3PN2GN1+PN3PN2PN1C0C16=GN4+PN4C12=GN4+PN4GN3+PN4PN3GN2+PN4PN3PN2GN1

+PN4PN3PN2PN1C0這組表達(dá)式與組內(nèi)并行進(jìn)位表達(dá)式具有相同的形式，只是各變量的名稱和含義不同，因此，可用相同的邏輯電路實(shí)現(xiàn)。

按照上面的邏輯函數(shù)設(shè)計(jì)的組間并行進(jìn)位集成電路產(chǎn)品SN74182可與4位組內(nèi)并行進(jìn)位ALU集成電路產(chǎn)品74181配套，產(chǎn)生組間并行進(jìn)位信號(hào)。14

在組內(nèi)并行進(jìn)位、組間也并行進(jìn)位時(shí)，各小組內(nèi)應(yīng)產(chǎn)生本小組的進(jìn)位生成函數(shù)GNi和進(jìn)位傳遞函數(shù)PNi，以作為組間進(jìn)位網(wǎng)絡(luò)的輸入變量。因此，小組內(nèi)的并行進(jìn)位邏輯也應(yīng)作相應(yīng)修改：第二小組應(yīng)產(chǎn)生GN2、PN2、C7、C6和C5，而不產(chǎn)生C8。第三小組應(yīng)產(chǎn)生GN3、PN3、C11、C10和C9，而不產(chǎn)生C12。第四小組應(yīng)產(chǎn)生GN4、PN4、C15、C14和C13，而不產(chǎn)生C16。第一小組應(yīng)產(chǎn)生GN1、PN1、C3、C2和C1，而不產(chǎn)生C4。15雙重分組跳躍進(jìn)位鏈的邏輯框圖：C15C14C13C11C10C9C7C6C5C3C2C1G16~G13P16~P13G12~G9P12~P9G8~G5P8~P5G4~G1P4~P1第四小組第一小組第二小組第三小組第二重進(jìn)位鏈GN4PN4

GN3PN3

GN2PN2

GN1PN1C0C4C8C12C16當(dāng)加法器位數(shù)很多時(shí)還可采用多重分組跳躍進(jìn)位。16ALU電路

Arithmetic&LogicUnit算術(shù)邏輯運(yùn)算單元的基本邏輯結(jié)構(gòu)是先行進(jìn)位加法器。以SN74181為例介紹ALU的原理。

SN74181是一種4位片式的中規(guī)模集成ALU芯片，能完成4位數(shù)的16種算術(shù)運(yùn)算和16種邏輯運(yùn)算。它可以工作于正邏輯或負(fù)邏輯狀態(tài)下。

SN74181片內(nèi)有4位并行進(jìn)位鏈，其結(jié)構(gòu)很適合用來連接成不同位數(shù)的ALU部件，每片74181作為一個(gè)4位的小組，組內(nèi)是并行進(jìn)位的。芯片提供的輸出信號(hào)G（小組進(jìn)位生成函數(shù)）和P（小組進(jìn)位傳遞函數(shù)）可供實(shí)現(xiàn)組間并行進(jìn)位時(shí)使用。17SN74181中一位ALU單元：YiXiS3S2S1S0

MCi-1=1=1

&≥1&≥1&11

一位全加器

函數(shù)發(fā)生器Ci-1S0S1S2S3YiXi主要部分是由兩個(gè)半加器組成的一位全加器。在全加器的輸入端附加了選擇輸入控制S3～S0。S3～S0的16種組合可控制16種運(yùn)算。類型控制輸入信號(hào)M控制ALU作算術(shù)運(yùn)算（M＝L）或作邏輯運(yùn)算（M＝H）。18用74181組成16位組內(nèi)并行組間串行進(jìn)位的ALU：用74181組成組間并行進(jìn)位ALU時(shí)還需增加一片SN74182。Cn+4

Cn

74181XYC0C4C8C12C16X16…X13Y16…Y13X12…X9Y12…Y9X8…X5Y8…Y5X4…X1Y4…Y1Cn+4

Cn

74181XYCn+4

Cn

74181XYCn+4

Cn

74181XYC074181P

G

Cn74181P

G

Cn74181P

G

CnG△P△P4*

G4*

C12

P3*

G3*

C8

P2*

G2*

C4

P1*G1*

C07418274181P

G

Cn19定點(diǎn)加減法運(yùn)算Fixed-PointAddition&Subtraction補(bǔ)碼加法補(bǔ)碼加法運(yùn)算的基本公式：[X+Y]補(bǔ)＝[X]補(bǔ)+[Y]補(bǔ) （modM）定點(diǎn)小數(shù)M=2，定點(diǎn)整數(shù)M=2n+1?！纠?】X=+0.1001B,Y=－0.0101B,求X+Y=?解：[X]補(bǔ)=0.1001[Y]補(bǔ)=1.1011[X+Y]補(bǔ)

=[X]補(bǔ)+[Y]補(bǔ)=0.1001+1.1011=0.0100X+Y＝+0.0100

[X]補(bǔ)

0.1001+)[Y]補(bǔ)

1.1011[X+Y]補(bǔ)

`0.0100模20【例2】X=－11011B，Y=－0011B，X+Y=?解：[X]補(bǔ)=100101[Y]補(bǔ)=111101[X+Y]補(bǔ)

=[X]補(bǔ)+[Y]補(bǔ)=100101+111101=100010X+Y＝－11110

[X]補(bǔ)

100101+)[Y]補(bǔ)

111101[X+Y]補(bǔ)

`100010

Theruleforaddingnumbersinthesigned-2’scomplementsystemdosenotrequireacomparisonorsubtraction,onlyaddingandcomplementation.Theprocedureisverysimpleandcanbestatedasfollows:addthetwonumbers,includingtheirsignbitsanddiscardanycarryoutofthesign(leftmost)bitposition.21補(bǔ)碼減法補(bǔ)碼減法的基本公式：[X－Y]補(bǔ)=[X]補(bǔ)+[－Y]補(bǔ) （modM）已知[Y]補(bǔ)，求[－Y]補(bǔ)，不論Y的真值是正還是負(fù)，只要將[Y]補(bǔ)連同符號(hào)位一起逐位變反，然后在最低位加1即可。這種方法稱為對(duì)[Y]補(bǔ)求補(bǔ)，或?qū)Y]補(bǔ)變補(bǔ)。【例3】X=－0.1101B,Y=－0.0110B,求X－Y=?解：[X]補(bǔ)=1.0011[Y]補(bǔ)=1.1010[－Y]補(bǔ)=0.0110[X－Y]補(bǔ)=[X]補(bǔ)+[－Y]補(bǔ)=1.0011+0.0110=1.1001

[X]補(bǔ)

1.0011+)[-Y]補(bǔ)

0.0110[X-Y]補(bǔ)

1.1001X－Y=－0.011122①參加運(yùn)算的數(shù)用補(bǔ)碼表示，符號(hào)位參加運(yùn)算。②加法Addition，兩數(shù)補(bǔ)碼直接相加。③減法Subtraction，將減數(shù)變補(bǔ)后，與被減數(shù)相加。補(bǔ)碼加減法運(yùn)算：23溢出判斷和變形補(bǔ)碼【例4】X=+0.1011B,Y=+0.1101B,求X+Y=?解：[X]補(bǔ)=0.1011[Y]補(bǔ)=0.1101[X+Y]補(bǔ)

=0.1011+0.1101=溢出

[X]補(bǔ)

0.1011+)[Y]補(bǔ)

0.1101[X+Y]補(bǔ)

1.1000正溢出【例5】X=－0.1011B,Y=－0.1100B,求X+Y=?解：[X]補(bǔ)=1.0101[Y]補(bǔ)=1.0100[X+Y]補(bǔ)

=1.0101+1.0100=溢出

[X]補(bǔ)

1.0101+)[Y]補(bǔ)

1.0100[X+Y]補(bǔ)

`0.1001負(fù)溢出24【例6】X=+0.100B,Y=－0.110B,求X－Y=?解：[X]補(bǔ)=0.1000[Y]補(bǔ)=1.0100[－Y]補(bǔ)=0.1100[X－Y]補(bǔ)=0.1000+0.1100=溢出

[X]補(bǔ)

0.1000+)[-Y]補(bǔ)

0.1100[X-Y]補(bǔ)

1.0100注意，溢出和按模丟掉是不同的。定點(diǎn)數(shù)加減法運(yùn)算的結(jié)果若超出該定點(diǎn)數(shù)所能表示的范圍時(shí)，就會(huì)產(chǎn)生溢出(Overflow)，結(jié)果無意義。25判斷溢出的方法：1.根據(jù)單符號(hào)位的判斷方法兩個(gè)符號(hào)相異的數(shù)相加，以及兩個(gè)符號(hào)相同的數(shù)相減，是不會(huì)發(fā)生溢出的；兩個(gè)符號(hào)相同的數(shù)相加，以及兩個(gè)符號(hào)相異的數(shù)相減才有可能發(fā)生溢出。所以，可根據(jù)符號(hào)位來判斷補(bǔ)碼加減法是否發(fā)生溢出。即兩同號(hào)數(shù)相加，結(jié)果的符號(hào)與參加運(yùn)算的操作數(shù)符號(hào)相反，就表明有溢出。溢出表達(dá)式：式中，V代表溢出，fA，

fB和fS分別代表兩個(gè)加數(shù)和結(jié)果的符號(hào)。發(fā)生溢出時(shí)V＝1?？捎瞄T電路實(shí)現(xiàn)此溢出判斷。

[X]補(bǔ)

0.1001+)[Y]補(bǔ)

1.1011[X+Y]補(bǔ)

`0.0100

[X]補(bǔ)

0.1011+)[Y]補(bǔ)

0.1101[X+Y]補(bǔ)

1.1000262.利用進(jìn)位值的判斷方法兩補(bǔ)碼數(shù)進(jìn)行加減運(yùn)算時(shí)，若最高數(shù)值位產(chǎn)生向符號(hào)位的進(jìn)位，而符號(hào)位不產(chǎn)生進(jìn)位時(shí)發(fā)生正溢出PositiveOverflow

[X]補(bǔ)

0.1011+)[Y]補(bǔ)

0.1101[X+Y]補(bǔ)

1.1000若最高數(shù)值位無進(jìn)位，而符號(hào)位有進(jìn)位時(shí)，發(fā)生負(fù)溢出NegativeOverflow

[X]補(bǔ)

1.0101+)[Y]補(bǔ)

1.0100[X+Y]補(bǔ)

`0.1001溢出表達(dá)式：式中，Cf為符號(hào)位的進(jìn)位輸出值，C為最高數(shù)值位向符號(hào)位產(chǎn)生的進(jìn)位值。此判斷方法可用異或門實(shí)現(xiàn)。

[X]補(bǔ)

0.1001+)[Y]補(bǔ)

1.1011[X+Y]補(bǔ)

`0.0100273.采用變形補(bǔ)碼的判斷方法變形補(bǔ)碼又稱模4補(bǔ)碼。變形補(bǔ)碼有兩個(gè)符號(hào)位，“00”代表正號(hào)，“11”代表負(fù)號(hào)。變形補(bǔ)碼（n+2位）的定義是：小數(shù)：整數(shù)：變形補(bǔ)碼的兩個(gè)符號(hào)位同時(shí)參加運(yùn)算。28如果運(yùn)算結(jié)果兩個(gè)符號(hào)位相同，則沒有發(fā)生溢出；若兩個(gè)符號(hào)位不同，表明發(fā)生了溢出?！?1”為正溢出，運(yùn)算結(jié)果為正數(shù)；“10”為負(fù)溢出，運(yùn)算結(jié)果為負(fù)數(shù)。溢出判斷的邏輯表達(dá)式：式中，Sf1和Sf2分別代表結(jié)果的第一符號(hào)位和第二符號(hào)位。此邏輯表達(dá)式可用異或門實(shí)現(xiàn)。不論溢出與否，第一符號(hào)位總是表示結(jié)果的正確符號(hào)。Sf1Sf229【例7】X=－0.1011B,Y=－0.1100B,求X+Y=?解：[X+Y]補(bǔ)

=11.0101+11.0100

[X+Y]補(bǔ)

`10.1001負(fù)溢出【例8】X=+0.100B,Y=－0.1010B,求X－Y=?解：=溢出[X-Y]補(bǔ)

01.0010正溢出加減法運(yùn)算的邏輯[X]補(bǔ)=[Y]補(bǔ)==溢出[X]補(bǔ)

11.0101+)[Y]補(bǔ)

11.0100[X]補(bǔ)=[Y]補(bǔ)=[－Y]補(bǔ)=[X－Y]補(bǔ)=00.1000+00.1010[X]補(bǔ)

00.1000+)[-Y]補(bǔ)

00.101011.010111.010000.100011.011000.101030實(shí)現(xiàn)補(bǔ)碼加減法運(yùn)算的邏輯做加法時(shí)的控制信號(hào)：A→F，B→F，F(xiàn)→A。做減法時(shí)的控制信號(hào)：A→F，→F，F(xiàn)+1，F(xiàn)→A。累加器AccumulatorF→AB→FA→F&

≥1&

&加法器FF+1BA0110CPACPB被加數(shù)X加數(shù)Y31[例1]設(shè)浮點(diǎn)數(shù)基數(shù)為2，階碼為7位補(bǔ)碼（包含1個(gè)符號(hào)位），尾數(shù)為9位原碼（包含1個(gè)符號(hào)位）。X=+13.25，Y=—1/8。求X和Y的規(guī)格化浮點(diǎn)機(jī)器數(shù)。規(guī)格化浮點(diǎn)機(jī)器數(shù)X=(+13.25)10=(+1101.01)2=+0.11010100×2+0100，Y=(-1/8)10=(-0.001)2=-0.100×2—010解：尾符尾數(shù)階碼浮點(diǎn)機(jī)器數(shù)：[X]浮點(diǎn)=0000010011010100[Y]浮點(diǎn)=1111111010000000設(shè)浮點(diǎn)數(shù)格式為：128916[EX]補(bǔ)=0000100[MX]原=0.11010100[EY]補(bǔ)=1111110[MY]原=1.1000000032[例1]浮點(diǎn)數(shù)基數(shù)為2，階碼為7位補(bǔ)碼(包含1個(gè)符號(hào)位)，尾數(shù)為9位原碼(包含1個(gè)符號(hào)位)。X=+13.25，Y=-1/8。求X和Y的規(guī)格化浮點(diǎn)機(jī)器數(shù)X=(+13.25)10=(+1101.01)2=+0.11010100×2+0100，Y=(-1/8)10=(-0.001)2=-0.100×2—010解：尾符尾數(shù)階碼浮點(diǎn)機(jī)器數(shù)：[X]浮點(diǎn)=0000010011010100[Y]浮點(diǎn)=1111111010000000如果階碼為移碼，尾數(shù)為補(bǔ)碼，則Y=(-1/8)10=(-0.001)2=-0.100×2