高速數(shù)字電路設(shè)計(jì)及EMC設(shè)計(jì)

PAGEPAGE51高速數(shù)字電路設(shè)計(jì)及EMC設(shè)計(jì)

目錄TOC\o"1-3"1.高速數(shù)字電路設(shè)計(jì) 51.1何謂高速數(shù)字信號(hào)？ 51.2微帶線、帶狀線的概念 51.2.1微帶線（Microstrip） 51.2.2帶狀線（Stripline） 61.2.3經(jīng)驗(yàn)數(shù)據(jù) 61.2.4同軸線（coaxialcable） 61.2.5雙絞線（twisted-paircable） 71.2.6等間隔的電容負(fù)載的影響 71.3常見高速電路 81.3.1ECL（EmitterCoupledLogic）電路 81.3.2CML（CurrentModeLogic）電路 91.3.3GTL（GunningTransceiverLogic）電路 101.3.4BTL（BackplaneTransceiverLogic）電路 101.3.5TTL（TransistorTransistorLogic）電路 111.3.6模數(shù)轉(zhuǎn)換電路—線接收器 121.4常見電路匹配措施 121.4.1反射 121.4.2終端匹配 131.4.3始端匹配 151.5高速電路設(shè)計(jì)一般原則和調(diào)試方法 161.5.1同步邏輯設(shè)計(jì) 161.5.2了解選用器件的輸入、輸出結(jié)構(gòu)，選用恰當(dāng)?shù)钠ヅ潆娐罚辉诳紤]節(jié)省功耗，電路又能容許的情況下，可適當(dāng)?shù)匾胧洹?191.5.3對(duì)極高速率（300MHz以上）的信號(hào)，一般建議選用互補(bǔ)邏輯，以降低對(duì)電源的要求。 191.5.4了解每一根高速信號(hào)電流的流向（電流環(huán)） 191.5.5信號(hào)的布線、電源和地層的分割，是否符合微帶線、帶狀線的要求？高速信號(hào)要有回路地相配（不是屏蔽地） 191.5.6電源濾波 191.5.7對(duì)很高速度的信號(hào)要估算其走線延遲。 191.5.8在滿足速度要求的前提下，盡量選用工作速率低的器件。 191.5.9差分線盡量靠近走線 191.5.10測(cè)試方法：選擇有50Ω輸入的高速示波器，一般自制一個(gè)探頭，測(cè)量點(diǎn)應(yīng)盡量靠近所觀察的位置或者需要該信號(hào)的實(shí)際位置。一般不建議測(cè)輸出端的信號(hào)波形，與實(shí)際使用的位置有一定差別。 191.5.11ringing,crosstalk,radiatednoise——數(shù)字系統(tǒng)的三種噪聲 191.5.12數(shù)字信號(hào)的絕大部分能量（功率譜密度）集中在fknee之內(nèi) 191.5.13延時(shí)：FR4PCB，outertrace:140~180ps/inchinnertrace:180ps/inch 201.5.14集總參數(shù)與分布參數(shù)系統(tǒng) 201.5.15互感、耦合電容的作用（干擾） 201.5.16ECL電路的上升時(shí)間、下降時(shí)間的計(jì)算 201.5.17在數(shù)字系統(tǒng)中，耦合電容引起的串?dāng)_比起互感引起的串?dāng)_要小。 211.5.18傳輸通道包括器件封裝、PCB布局、連接器，至少在fknee的范圍內(nèi)要有平坦的頻響，以保證信號(hào)不失真，否則信號(hào)在收端可能會(huì)遇到上升時(shí)間劣化、過沖、振鈴、lump等現(xiàn)象。 211.5.19阻容負(fù)載對(duì)電流變化的作用 211.5.20噪聲容限（noiseimmunity）：以10H189器件為例 221.5.21地反彈（groundbounce） 231.5.22寄生電容StrayCapacitance的影響：對(duì)于高輸入阻抗電路影響尤為嚴(yán)重 231.5.23示波器探針的電氣模型 241.5.2421:1探針： 251.5.25趨膚效應(yīng)（skineffect）：在高頻時(shí)導(dǎo)線表面附近的電流密度加大，而中心部分的電流密度減小。趨膚效應(yīng)使得導(dǎo)線對(duì)高頻信號(hào)的衰減增大。趨膚效應(yīng)的頻率與導(dǎo)體的材料有關(guān)。 251.5.26對(duì)低頻信號(hào)，電流流經(jīng)電阻最小的路徑；對(duì)高頻信號(hào)，回流路徑的電感遠(yuǎn)比其電阻重要，高頻電流流經(jīng)電感最小的路徑，而非電阻最小的路徑。最小電感回流路徑正好在信號(hào)導(dǎo)線的下面，以減小流出和流入電流通路間的環(huán)路面積。 251.5.27負(fù)載電容對(duì)上升時(shí)間的影響 261.5.28直流匹配和交流匹配的功耗比較 271.5.29電源系統(tǒng)設(shè)計(jì)原則 271.5.30TTL和ECL的混合系統(tǒng)要注意 271.5.31電源線上的電磁輻射防護(hù) 281.5.32旁路電容的選取和安裝： 281.5.33連接器對(duì)高速系統(tǒng)的影響 281.5.34總線： 312、電磁兼容性（ElectromagneticCompatibility） 322.1關(guān)于電磁兼容性的基本原理 322.1.1下面的電路布局有什么問題？ 322.1.2走線可穿過回流平面的縫隙嗎？No！ 332.1.3走線的電感和電容 332.1.4接地的作用： 342.1.5信號(hào)參考點(diǎn)應(yīng)在何處接至基底(chassis) 352.1.6周期信號(hào) 362.1.7EMC三要素 362.1.8共模和差模 382.1.9減小噪聲的措施 392.2信號(hào)完整性――減小串?dāng)_和信號(hào)畸變 392.2.1 392.2.2屏蔽 402.2.3信號(hào)畸變 412.3通過濾波減小直流電源噪聲 412.3.1 422.3.2IfDCpowerplanescan’tbeused,thenlumpeddecouplingcapacitorsmustbesizedandplacedcorrectly. 422.3.3多層PCB、表貼電容，串聯(lián)電感在何處？ 432.3.4HowtodistributeDCpowerfromasinglesupplytobothanaloganddigitalcircuits? 432.4元件放置與信號(hào)層分配 442.5Reducingconducted&radiatedemission&susceptibility 462.6電路板EMC準(zhǔn)則總結(jié) 482.6.1ComponentPlacement 482.6.2DCPowerDistribution 482.6.3RoutingofSignalOutputandReturnPaths 492.6.4SignalIntegrity–ReducingCrosstalkandDistortion 492.6.5HighFrequencyTransmissionLines 502.6.6ReducingConductedandRadiatedEmissions 50

高速數(shù)字電路及EMC設(shè)計(jì)1.高速數(shù)字電路設(shè)計(jì)1.1何謂高速數(shù)字信號(hào)？高速數(shù)字信號(hào)由信號(hào)的邊沿速度決定，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。平常講的高頻信號(hào)是針對(duì)信號(hào)頻率而言的。設(shè)計(jì)開發(fā)高速電路應(yīng)具備信號(hào)分析、傳輸線、模擬電路的知識(shí)。錯(cuò)誤的概念：8kHz幀信號(hào)為低速信號(hào)。1.2微帶線、帶狀線的概念1.2.1微帶線（Microstrip）特性阻抗固有電容傳輸延遲特性阻抗固有電容傳輸延遲1.2.2帶狀線（Stripline 1.2.3對(duì)FR-4材料（εr在4.5~5之間）：75Ω微帶線，w≈h；50Ω微帶線，w≈2h；25Ω微帶線，w≈3.5h。75Ω帶狀線，w=h/8；50Ω帶狀線，w=h/3。1.2.4同軸線（coaxialcable1.2.5雙絞線（twisted-paircable）1.2.6等間隔的電容負(fù)載的影響傳輸線的有效阻抗和傳輸延遲將發(fā)生變化：對(duì)單個(gè)負(fù)載電容的情況也可以這樣計(jì)算。

1.3常見高速電路1.3.1ECL（EmitterCoupledLogic）電路特點(diǎn)：①非飽和邏輯，克服擴(kuò)散電容的影響，工作速度很高；②射極跟隨器輸出，驅(qū)動(dòng)能力很強(qiáng)。③高電平-0.88V左右，低電平–1.72V左右。④根據(jù)速度不同有10K(包括10H)、100K(300K)、100M、100EL系列器件可供選用。

1.3.2CML（CurrentModeLogic）電路以Philips器件為例介紹其輸入、輸出特點(diǎn)：①低電壓擺幅（200~400mVpp），干擾、輻射小；②輸入50Ω阻抗；③地平面作參考電壓（而ECL為-2V）；④信號(hào)差分傳輸。Vcc。1.3.3GTL（GunningTransceiverLogic）電路Vcc。Vcc。。特點(diǎn)：①低功耗；Vcc。。②工作頻率可達(dá)100MHz或200MHz；③電壓擺幅?。╒OLmax=0.4V,VOHmin=1.2V）1.3.4BTL（BackplaneTransceiverLogic）電路特點(diǎn)：①驅(qū)動(dòng)能力強(qiáng)，用于重負(fù)載背板（IOL=100mA）；②工作頻率小于75MHz；③電壓擺幅比TTL?。╒OLmax=1V，VOHmin=2.1V）1.3.5TTL（TransistorTransistorLogic）電路以ABT（AdvancedBiCMOSTechnology）為例。特點(diǎn)：①驅(qū)動(dòng)能力強(qiáng)，IOH達(dá)32mA，IOL達(dá)64mA；高電平輸出電阻約30Ω,低電平輸出電阻<10Ω；②對(duì)于帶阻尼輸出（輸出電阻33Ω左右），高、低電平電流均為12mA；③速度快，上升時(shí)間在幾ns范圍，觸發(fā)器翻轉(zhuǎn)頻率可達(dá)100MHz以上。

1.3.6模數(shù)轉(zhuǎn)換電路—線接收器特點(diǎn)：①將模擬小信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；②有不同速度級(jí)別的線接收器；③注意輸入信號(hào)的共模和差模范圍。1.4常見電路匹配措施1.4.1反射傳輸過程中的任何不均勻(如阻抗變化、直角線)都會(huì)引起信號(hào)的反射，反射的結(jié)果對(duì)模擬信號(hào)（正弦波）是形成駐波，對(duì)數(shù)字信號(hào)則表現(xiàn)為上升沿、下降的振鈴和過沖。這種過沖一方面形成強(qiáng)烈的電磁干擾，另一方面對(duì)后級(jí)輸入電路的保護(hù)二極管造成損傷甚至失效。一般而言，過沖超過0.7V就應(yīng)采取措施。在下面的圖中，信號(hào)源阻抗、負(fù)載阻抗是造成信號(hào)來回反射的原因。在實(shí)際應(yīng)用中，通過阻抗匹配、正確布線等措施來減小或消除信號(hào)反射。1.4.2終端匹配終端匹配的目的是使ρL盡量小或者等于0。TTL電路的匹配(1)直流匹配一般地，R1∥R2=Z0，在非理想匹配條件下，可取R1∥R2=1.5Z0，既符合TTL電路的噪聲容限，又可節(jié)省一定的功耗。（2）交流匹配一般取R、C串聯(lián)阻抗值比Z0大一些以降低功耗。對(duì)于周期性不強(qiáng)的信號(hào)（如幀脈沖），不建議使用交流匹配。ECL電路的匹配（1）單端匹配方式1R1∥R2=Z0，(2)單端匹配方式2R=Z0(3)差分電路匹配R=2Z0，R1要保證ECL輸出電路的偏置電流。對(duì)差分電路而言，一般要求兩條信號(hào)線并行、等長(zhǎng)走線，相距越近越好。這時(shí)由于線間耦合電容的因素，傳輸線阻抗的計(jì)算在把這種影響考慮進(jìn)去。差分電路的匹配可以采用兩個(gè)獨(dú)立的單端匹配方式。對(duì)于PECL電路，匹配方式相似，只是將-5.2V換成地，地?fù)Q成Vcc即可。其它電路對(duì)于GTL、BTL電路，由于采用的是開漏、開集輸出的方式，因此負(fù)載電阻就是匹配電阻，接在相應(yīng)的電源上即可。GTL電路是一種基于50Ω阻抗的設(shè)計(jì)，匹配時(shí)要結(jié)合信號(hào)幅度、偏置電壓、耗合方式等綜合考慮，沒有統(tǒng)一規(guī)則。1.4.3始端匹配TTL電路一般取R略小于Z0，由于在終端有一次全反射（ρL=1），在始端的信號(hào)波形邊沿有一個(gè)臺(tái)階，一般不要取這點(diǎn)的信號(hào)來設(shè)計(jì)電路。ECL電路R1≦5.23Z0+7Ω，R<6.23Z0–R1（3）其它電路不推薦使用始端匹配。

1.5高速電路設(shè)計(jì)一般原則和調(diào)試方法1.5.1同步邏輯設(shè)計(jì)高速電路的最優(yōu)設(shè)計(jì)，盡量利用一個(gè)同步系統(tǒng)時(shí)鐘產(chǎn)生各種邏輯，盡量避免依賴于時(shí)延來設(shè)計(jì)系統(tǒng)，避免采用異步邏輯。1.5.18:1的同步復(fù)接器 設(shè)計(jì)思路：①同步load；②同步移位。根據(jù)上述思路，可以構(gòu)成下面的基本單元：將8個(gè)這樣的功能單元首尾串接，就可以實(shí)現(xiàn)同步復(fù)接功能。注意：①LOAD信號(hào)必須由復(fù)接時(shí)鐘產(chǎn)生； ②LOAD信號(hào)為1/8占空比的脈沖信號(hào)；③不建議用復(fù)接時(shí)鐘下降沿產(chǎn)生LOAD信號(hào)；④利用分頻器的觸發(fā)器固有延遲和二選一組合邏輯的延遲，即可保證復(fù)接電路的時(shí)序正常。1.5.11∶4的同步分接器 設(shè)計(jì)思路：①同步移位；②同步分接。注意：①所有的電路——定時(shí)、移位、分接均由同一高速時(shí)鐘CK產(chǎn)生或控制；②CE（時(shí)鐘使能）與復(fù)接電路的LOAD信號(hào)類似，為1/4占空比的脈沖信號(hào)；③不建議使用時(shí)鐘信號(hào)的下降沿。組合邏輯影響時(shí)序的一個(gè)重要因素。1.5.2了解選用器件的輸入、輸出結(jié)構(gòu)，選用恰當(dāng)?shù)钠ヅ潆娐?；在考慮節(jié)省功耗，電路又能容許的情況下，可適當(dāng)?shù)匾胧洹?.5.3對(duì)極高速率（300MHz以上）的信號(hào)，一般建議選用互補(bǔ)邏輯，以降低對(duì)電源的要求。1.5.4了解每一根高速信號(hào)電流的流向（電流環(huán)）1.5.5信號(hào)的布線、電源和地層的分割，是否符合微帶線、帶狀線的要求？高速信號(hào)要有回路地相配（不是屏蔽地）1.5.6電源濾波1.5.7對(duì)很高速度的信號(hào)要估算其走線延遲。1.5.8在滿足速度要求的前提下，盡量選用工作速率低的器件。1.5.9差分線盡量靠近走線終端匹配元件一定要放在最靠近傳輸線末端的地方。集總參數(shù)電路，增加阻尼、降低Q值可防止振蕩。1.5.10測(cè)試方法：選擇有50Ω輸入的高速示波器，一般自制一個(gè)探頭，測(cè)量點(diǎn)應(yīng)盡量靠近所觀察的位置或者需要該信號(hào)的實(shí)際位置。一般不建議測(cè)輸出端的信號(hào)波形，與實(shí)際使用的位置有一定差別。1.5.11ringing,crosstalk,radiatednoise——數(shù)字系統(tǒng)的三種噪聲1.5.12數(shù)字信號(hào)的絕大部分能量（功率譜密度）集中在fknee之內(nèi)fknee(tr:10%~90%上升時(shí)間)因此電路在超過fknee的頻率范圍對(duì)數(shù)字信號(hào)的影響甚小，在低于fknee的范圍要求電路有平坦的響應(yīng)，以保證理想的波形。1.5.13延時(shí)：FR4PCB，outertrace:140~180ps/inchinnertrace:180ps/inch1.5.14集總參數(shù)與分布參數(shù)系統(tǒng)上升沿長(zhǎng)度線長(zhǎng)小于1/6上升沿長(zhǎng)度時(shí)視為集總參數(shù)系統(tǒng)，否則為分布參數(shù)系統(tǒng)。1.5.15互感、耦合電容的作用（干擾）1.5.16ECL電路的上升時(shí)間、下降時(shí)間的計(jì)算tr=2.2RE·CL（RE：等效射極串聯(lián)電阻，7Ω；CL：負(fù)載電容），VT=-5.2V時(shí)，tf=0.164RPD·CLVT=-2V時(shí)，tf=0.987RPD·CL1.5.17在數(shù)字系統(tǒng)中，耦合電容引起的串?dāng)_比起互感引起的串?dāng)_要小。1.5.18傳輸通道包括器件封裝、PCB布局、連接器，至少在fknee的范圍內(nèi)要有平坦的頻響，以保證信號(hào)不失真，否則信號(hào)在收端可能會(huì)遇到上升時(shí)間劣化、過沖、振鈴、lump等現(xiàn)象。1.5.19阻容負(fù)載對(duì)電流變化的作用，電阻上電容上互感串?dāng)_中電流的影響，反比于上升時(shí)間tr。例：TTL驅(qū)動(dòng)50pF負(fù)載，設(shè)△V=3.7V,tr=2ns,ECL驅(qū)動(dòng)50Ω負(fù)載，設(shè)△V=1V,tr=0.7ns,1.5.20噪聲容限（noiseimmunity）：以10H189器件為例為什么需要容限？容限是為了補(bǔ)償數(shù)字信號(hào)在實(shí)際系統(tǒng)中不夠理想的傳輸和接收。若沒有適當(dāng)?shù)娜菹蓿到y(tǒng)在下述信號(hào)畸變的場(chǎng)合將不能工作：1、直流電流在不同器件的地間形成電位差，因此發(fā)送、接收器件的參考地有電位差；2、高速回流電流在地通道的電感上產(chǎn)生壓降，引起器件間電位差；3、鄰線上的信號(hào)通過電容耦合或互感引入串?dāng)_，疊加到接收信號(hào)上；4、振鈴、反射、長(zhǎng)線使信號(hào)畸變；5、某些器件的閾值電壓是溫度的函數(shù)。對(duì)高速系統(tǒng)，2～4項(xiàng)表現(xiàn)尤為突出對(duì)10KH器件為17.8％，對(duì)74AS器件為9.1％，可見ECL比TTL器件有更好的噪聲容限。1.5.21地反彈（groundbounce）由于輸出的開關(guān)引起的內(nèi)部地參考電壓的偏移稱為地反彈。地反彈電壓VGND和輸出電壓相比較小，因此對(duì)發(fā)送信號(hào)影響不大，主要影響接收，相當(dāng)于疊加在輸入信號(hào)上的一個(gè)噪聲信號(hào)。若有多個(gè)輸出同時(shí)開關(guān)，則噪聲電壓將增加若干倍。幾種封裝的引線電感： 減小地反彈的辦法：①降低開關(guān)速度；②封裝時(shí)增加地引線；③對(duì)功率級(jí)另外分配電源腳；④對(duì)輸入電路分配一個(gè)地參考引腳；⑤差分輸入。1.5.22寄生電容StrayCapacitance的影響：對(duì)于高輸入阻抗電路影響尤為嚴(yán)重相鄰管腳間電容：PIP14――4pF，PLCC68――7pF。1.5.23示波器探針的電氣模型，(RS太小時(shí)會(huì)引起頻響曲線出現(xiàn)尖峰)Q=1，16％過沖；Q＝2，44％過沖；Q<0.5，無過沖（指階躍響應(yīng)）。地環(huán)的影響：上升時(shí)間加長(zhǎng)，拾取寄生信號(hào)（互感）實(shí)際上升時(shí)間（tr：信號(hào)上升時(shí)間，τ：測(cè)量電路時(shí)間常數(shù)）

1.5.2421:1探針：由于增加了1KΩ輸入電阻，上升時(shí)間減小，加大電阻時(shí)會(huì)為得更小。其受到的限制是電阻上的旁路電容，在高頻時(shí)會(huì)引入不必要的功率至同軸線，解決辦法是采用下面的網(wǎng)絡(luò)，獲得平坦的頻響（商用示波器探頭采用這一技術(shù)）：1.5.25趨膚效應(yīng)（skineffect）：在高頻時(shí)導(dǎo)線表面附近的電流密度加大，而中心部分的電流密度減小。趨膚效應(yīng)使得導(dǎo)線對(duì)高頻信號(hào)的衰減增大。趨膚效應(yīng)的頻率與導(dǎo)體的材料有關(guān)。1.5.26對(duì)低頻信號(hào)，電流流經(jīng)電阻最小的路徑；對(duì)高頻信號(hào)，回流路徑的電感遠(yuǎn)比其電阻重要，高頻電流流經(jīng)電感最小的路徑，而非電阻最小的路徑。最小電感回流路徑正好在信號(hào)導(dǎo)線的下面，以減小流出和流入電流通路間的環(huán)路面積。，K取決于信號(hào)上升時(shí)間和干擾段長(zhǎng)度，這里講到的干擾指互感引起的磁干擾，電容耦合引起的干擾可忽略。1.5.27負(fù)載電容對(duì)上升時(shí)間的影響阻抗匹配時(shí)R1＝Z0，RC時(shí)間常數(shù)為（C為輸入寄生電容），RC濾波器的上升時(shí)間為，B點(diǎn)的信號(hào)上升時(shí)間為：但若減小傳輸線的長(zhǎng)度時(shí)，在B點(diǎn)所觀察到的線阻抗將降低，這樣會(huì)使得B點(diǎn)的信號(hào)上升速度加快。對(duì)源端匹配的情形，RC時(shí)間常數(shù)為Z0C，上升時(shí)間t1=2.2Z01.5.28直流匹配和交流匹配的功耗比較如果驅(qū)動(dòng)信號(hào)高、低電平的時(shí)間大致相等（DC－balanced），那么電容C上的平均電壓處于高、低電平中間，負(fù)載功耗：而對(duì)于直流匹配：額外消耗的功率直接從Vcc經(jīng)過R2、R3流到地。1.5.29電源系統(tǒng)設(shè)計(jì)原則1、芯片間使用低阻抗地連接（通常是地平面）；2、不同芯片的電源腳間的阻抗也應(yīng)盡量??；3、電源和地之間應(yīng)當(dāng)有低阻抗通路（旁路電容或平面間的電容）。(A:inch2,d:inch,C:pF)1.5.30TTL和ECL的混合系統(tǒng)要注意1、使TTL信號(hào)和ECL信號(hào)線相距一定距離（至少8倍于線離地平面的高度），減小直接串?dāng)_；2、若使用＋5V于TTL，-5.2V于ECL，一定要加一個(gè)地平面，這樣TTL噪聲泄漏到ECL系統(tǒng)的機(jī)會(huì)就很??；3、若使用+5V于TTL和ECL，這不是ECL電路的最優(yōu)工作電壓，但可以工作。最好將+5V平面（非地平面）一分為二，使PCB分割為TTL和ECL的不同區(qū)域。進(jìn)入板內(nèi)的電源應(yīng)在TTL側(cè)。注意不要有長(zhǎng)線穿越兩個(gè)+5V區(qū)域的邊界。在兩個(gè)+5V平面用電流容量足夠大的1μH電感串接，這可以減小TTL噪聲進(jìn)入ECL系統(tǒng)。4、兩部分間用差分信號(hào)傳輸，可獲得最大可靠性。1.5.31電源線上的電磁輻射防護(hù)1、用旁路電容限制電路板上交流電流的泄漏；2、在電源線上串接共模扼流圈（commonmodechoke）以抑制流經(jīng)線中的共模電流；3、布線靠近，減小磁輻射面積；4、將電源線用金屬屏蔽體蓋住，其每端都接至底座地（chassisground）。1.5.32旁路電容的選取和安裝：每個(gè)電容都包含一個(gè)寄生串聯(lián)電感，稱為leadinductance,packageinductance或者mountinginductance。每個(gè)電容還包含一個(gè)寄生串聯(lián)電阻，稱為等效串聯(lián)電阻ESR（equivalentseriesresistance）。0805封裝的電感比1206線電感小，1206大概在1nH左右。安裝表貼電容時(shí)，使用大的過孔或多個(gè)過孔，且過孔到電容間的連線應(yīng)盡量短、粗。1.5.33連接器對(duì)高速系統(tǒng)的影響互感――引起串?dāng)_串聯(lián)電感――減緩信號(hào)的傳播，產(chǎn)生電磁干擾（EMI）寄生電容――減緩信號(hào)傳播?；ジ械挠绊懀河捎陔娏魍稾、Y、Z混疊（overlap），X通路的磁場(chǎng)會(huì)在Y、Z通路感應(yīng)出噪聲電壓。連接器Pin間的寄生電容也會(huì)引入噪聲，但比起互感引入的噪聲要小。在輸出端用RC電路可減小上升時(shí)間，抑制噪聲。而在接收側(cè)放電容，驅(qū)動(dòng)器開關(guān)時(shí)會(huì)增加流過連接器的浪涌電容（SurgeCurrent），情況反而變?cè)?。（a：信號(hào)X與Y間距b：信號(hào)Y與地線間距c：信號(hào)X與地線間距D：連接器PIN直徑H：連接器PIN長(zhǎng)度LX，Y：X、Y間環(huán)路互感，nH）方程中第二項(xiàng)（地線項(xiàng)）較大。不難看出，減小X、Y與地線間距有助于減小互感。對(duì)于多個(gè)地回路的情形：這里有兩個(gè)信號(hào)環(huán)路G1、G2，流經(jīng)連接器D的高速回流信號(hào)取決于兩個(gè)環(huán)的電感之比：而在低頻的情況下，回流取決于環(huán)路間的電阻之比。一般而言，環(huán)路G1比G2小得多，所以流經(jīng)D的電流占很小的比例。但即使對(duì)小面積的環(huán)路，也會(huì)面臨輻射的問題。在30MHz以上，F(xiàn)CC和VDE對(duì)輻射的限制為100μV/m（在離設(shè)備3m處測(cè)得）：（E：輻射電場(chǎng)V/m，A：環(huán)路面積inch2，Ip：峰值電流A，tr：上升時(shí)間S，F(xiàn)CLOCK：時(shí)鐘頻率Hz）減小連接輻射的一些有效規(guī)則：在連接器B上多安排地，減小信號(hào)與地的間距，以減小連接器B上的有效輻射環(huán)路面積；在連接器B上增加地同時(shí)也將減小連接器B的電感，這將減小流經(jīng)其它環(huán)路的電流；連接器盡量靠近；在板A、C的邊沿連續(xù)用地連接，以提供低阻抗回流通路；使用可能低速的驅(qū)動(dòng)器件。1.5.34總線：在點(diǎn)對(duì)點(diǎn)的應(yīng)用中，連接器的串聯(lián)電感影響其性能。而在多點(diǎn)應(yīng)用中（multidropbus），多個(gè)連接點(diǎn)的寄生電容的積累效應(yīng)而非源端連接器的串聯(lián)電感影響傳送信號(hào)。在這種情況希望連接器寄生電容越小越好，哪怕?lián)Q來的代價(jià)是電感加大。電容由幾部分構(gòu)成：①連接器pin-to-pin電容；②走線電容Cperinch=Td/Z0，（Td：延遲ps/inch）；③驅(qū)動(dòng)器、接收器電容。驅(qū)動(dòng)器處于三態(tài)時(shí)的電容很大，但因?yàn)轵?qū)動(dòng)級(jí)的大晶體管在關(guān)斷時(shí)有很大的寄生電容，許多供應(yīng)商往往不提這項(xiàng)指標(biāo)。如果沒有速度的要求，可考慮源端接方式（source-terminating）。每個(gè)三態(tài)門用一個(gè)電阻連至總線，接收器可直連至總線，背板上不需要終端電阻。若信號(hào)上升時(shí)間比傳播時(shí)間長(zhǎng)，總線可視為集總電路元件（lumped-circuitelement），這時(shí)沒有有害的反射，源電阻緩慢對(duì)總線的集總電容充電，這里講的源端電阻與源端匹配不同，源端匹配的源電阻等于線阻抗，但只適于點(diǎn)對(duì)點(diǎn)的連接。而對(duì)多點(diǎn)的情形，沒有防止反射的合適電阻，信號(hào)總會(huì)在總線兩端來回反射，一般取源電阻大于線阻抗。

2、電磁兼容性（ElectromagneticCompatibility）2.1關(guān)于電磁兼容性的基本原理2.1.1下面的電路布局有什么問題？！應(yīng)當(dāng)清楚每個(gè)關(guān)鍵信號(hào)電流的輸出和回流通道。！電流流經(jīng)最小阻抗（Z=R+jX）而不是最小電阻的路徑。！一般走線，頻率>3KHz，電抗>電阻。！自感隨環(huán)路面積的增加而增加！對(duì)f>10KHz，電流流經(jīng)的路徑為最小阻抗→最小電抗→最小電感→最小環(huán)路。2.1.2走線可穿過回流平面的縫隙嗎？No！2.1.3走線的電感和電容為什么導(dǎo)線對(duì)電感最大？。2.1.4接地的作用：①為人員和設(shè)備的安全；②提供一個(gè)信號(hào)電壓參考。！每個(gè)電流需要一個(gè)回流通道而不是一個(gè)地。信號(hào)地≠信號(hào)回流。這是單點(diǎn)接地嗎？這里的單點(diǎn)接地有沒有問題？2.1.5信號(hào)參考點(diǎn)應(yīng)在何處接至基底(chassis)接地的作用：①降低輸出線上的共模電壓VCM；②減小對(duì)ESD的敏感（susceptibility）；③減小電磁輻射。

2.1.6周期信號(hào)最大脈沖頻率或20×基頻tR=1ns,fmax=318MHz。尺寸<λ/20尺寸>λ/20集總電路分布電路不需匹配可能要匹配不要控制Z0需控制Z0EM輻射小可能有EM輻射2.1.7EMC三要素干擾源→能量耦合機(jī)理→敏感系統(tǒng)耦合機(jī)理：傳導(dǎo)（連線――電源線，共用線）電場(chǎng)（電容耦合）→近場(chǎng)磁場(chǎng)（互感耦合）→近場(chǎng)電磁場(chǎng)（輻射）→遠(yuǎn)場(chǎng)傳導(dǎo)耦合：磁耦合：開關(guān)電流與環(huán)路間互感引起電容耦合：由開關(guān)電壓、耦合電容、高阻電路引起EM輻射：由高頻源和天線引起減小電磁輻射的措施：減小RF源強(qiáng)度（高速信號(hào)差模濾波）減小天線上的共模電流（減小DM向CM的轉(zhuǎn)化）減小天線長(zhǎng)度后者比前者輻射大。應(yīng)使RF源位于天線末端。使所有金屬結(jié)構(gòu)在同一RF電壓n×半波長(zhǎng)＝電路＋電纜長(zhǎng)度時(shí)，輻射最強(qiáng)！2.1.8共模和差模通過阻抗平衡可減小CM能量向DM能量的轉(zhuǎn)化。模式選擇濾波器：差模穿通，共模阻塞幅度選擇濾波器：負(fù)載阻抗決定的串聯(lián)或旁路濾波器：電感、電容的變化：旁路濾波元件的選?。?.1.9減小噪聲的措施①minimizebandwidth(filtering);②uselayouttoprovideselfshielding;③usebalancedcircuits(ex.diff.receivers)2.2信號(hào)完整性――減小串?dāng)_和信號(hào)畸變2.2.1地反彈：是一個(gè)IR還是MdI/dt的問題？2.2.2屏蔽一般規(guī)則：Selfshieldingoccurswhenthereturncurrentisallowedtosurroundtheoutgoingcurrent.減小串?dāng)_的截面和導(dǎo)線布局：將屏蔽導(dǎo)線用作信號(hào)回流線：絞線對(duì)減小互感：磁屏蔽：shunting—changefluxpathwithahighμmaterialreflection—createopposingfluxwitheddycurrents2.2.3信號(hào)畸變信號(hào)畸變的形狀可能包含了問題的原因：Ringingindicatesexcessiveinductance.Roundingindicatesexcessivecapacitance.ringing→underdamped→L>R2Crounding→overdamped→C>4L/R2例：R=10Ω,C=20PF，則L>0.5nH引起振鈴。高速傳輸線概念：“electricallylong”meanslength>λ/20orpropagationdelay>tr/4例：1ns上升時(shí)間，則線長(zhǎng)大于5c2.3通過濾波減小直流電源噪聲EMCforaPCBismostaffectedbytheZ0oftheDCpowerbus.2.3.1：Z0<0.1Ω，excellent;Z0≈1Ω,good;Z0≈10Ω,bad;Z0>100Ω,unacceptable.2.3.2IfDCpowerplanescan’tbeused,thenlumpeddecouplingcapacitorsmustbesizedandplacedcorrectly.Cmax:fser.res.≈fmax,一般規(guī)則：maximizethedistributedcapacitanceintheDCpowerbus.minimizetheseriesinductanceoflumpeddecouplingcapacitors.2.3.3多層PCB、表貼電容，串聯(lián)電感在何處？Preferredlocationfordecouplingcapacitor:①onthesiliconchip;②insidetheICpackage;③directlyaboveorbelowtheICpackage;④builtintotheDCpower&returnplanes;⑤onthesurfaceofthecircuitboard.PCBDCpowerbusdecouplingfreque2.3.4HowtodistributeDCpowerfromasinglesupplytobothanaloganddigitalcircuits?1.useonlylowimpedancebus?(onepowerandonereturnplane).2.usetwoseparatelowimpedancebuses?(twopowerandtworeturnplanes)3.useonesharedreturnplaneandtwoseparate+VDCdistributionplanesortraces?2.4元件放置與信號(hào)層分配模擬、數(shù)字混合PCB布局元件布放原則：①LaterallysegregatecomponentsbytheDCVoltagetheyuse.DonotallowdifferentDCvoltageplanes(+5&±15)tooverlap.②ComponentsusingmultipleDCvoltages(ex.A/D)muststraddletheboundarybetweendifferentvoltageareas.③Keepallconnectorsonthesameedgeoftheboard.Canlowlevelandhighlevelcircuitsshareacommoncurrentreturnplane?Yes,buttheircurrentsandmagneticfieldsmustnotoverlap.對(duì)f<10kHz，將低電流和高電流的回流通道隔開。為什么數(shù)字輸出會(huì)振鈴？多層PCB的分層安排：2.5Reducingconducted&radiatedemission&susceptibility磁輻射的證明：傳導(dǎo)和輻射發(fā)射噪聲的原因：DM電流驅(qū)動(dòng)輻射舉例：（高速信號(hào)和I/O信號(hào)間的磁耦合）規(guī)則：Alllowfrequency(kHz)I/OlinesneedHF(MHz)decouplingtothesignalreturn(ground)attheconnectortoreduceVDM.Thesignalreturn(ground)needsaHF(MHz)connectiontothemetalchassisattheconnectortoreduceVCM.注意：Electricallyunconnected(floating)metalcanincreasecapacitivecouplingandEMradiation,typicalexamples:heatsinks,mechanicalparts,unusedwires,crystalcans,capacitorcans.DM電壓驅(qū)動(dòng)輻射：減小DM電壓推動(dòng)輻射措施：減小DM電壓減小DM帶寬（增加tr）（加RC濾波）減小電容耦合（屏蔽）減小電纜上的ICM（在連接器處將PCB與金屬盒短接）（連接器上加旁路電容C）（連接器上串電感L）屏蔽電纜可能比非屏蔽電纜輻射更強(qiáng)，與屏蔽體的接法有關(guān)。Whereshouldshieldbeconnected?OnsideofRFsourceoppositecable.2.6電路板EMC準(zhǔn)則總結(jié)2.6.1ComponentPlacementPlacecomponentsontheboardbeforedeterminingconnectorpinassignments.Letthecircuitboardlayoutdictatetheconnectorpinlocationandfunctionassignment.DividethecircuitboardintodifferentDCvoltageareas(12VDCarea,5VDCarea,etc.).LaterallysegregatecomponentsbasedontheDCvoltagethattheyuse.DonotallowdifferentDCvoltageplanestooverlaponeanother.ComponentsusingmultipleDCvoltagesmuststraddletheboundarybetweenthedifferentvoltageareas.Keepallconnectorsonthesameedgeoftheboard.KeepMHzcircuitsawayfromconnectors.DonotallowMHzcircuitstobelocatedbetweenconnectors.KeepallI/Odriversveryclosetotheconnector.AvoidlettingtheI/Olinescometoofarontotheboard.ProvidespaceforshuntcapacitorsonallI/Olines.Locatecomponentstominimizethelengthofhighspeedclocklines.2.6.2DCPowerDistributionDonotallowdifferentDCvoltageplanestooverlaponeanother.Forexamplethe+5Vand+15Vplanesshouldnotoverlap.BipolarDCvoltageplanes,suchas+15Vand–15V,shouldoverlap.MaximizethedistributedcapacitanceintheDCpowerbus.Ideally,useparallelpowerandreturnplaneswithaZ0<1Ω.Minimizetheseriesinductanceofanylumpeddecouplingcapacitors.Forboardswithpowerandreturnplanes,thisinductanceiscausedbythetracesandviasthatconnectthecapacitortotheplanes.Provideatleastonedecouplingcapacitor(1-100nF)foreachintegratedcircuitDCpowerpin.Providebulkdecoupling(μF)wheretheDCpowercomesontotheboardandattheoutputofeachvoltageregulatorandDC-DCconvertor.Forboardswithpowerandreturnplanes,theintegratedcircuitsshareallthedecouplingcapacitorsontheboard.2.6.3RoutingofSignalOutputandReturnPathsCurrenttakesthepathofleastimpedance.Above10kHzthisusuallymeansthesmallestloopareapath.Allcriticalsignals(DCpower,highfrequency,largeamplitudeorsmallamplitude)needacloselylocatedreturnpath.Prefersignalandreturntraces<0.1”Treatallcriticalsignalsascurrentloops.Checkeachcriticalloopareabeforetheboardisbuilt.Thereturn(ground)planemayrequiregapstocontrolthepathofkHzcurrents.DonotusegapstocontroltheflowofMHzcurrents.Notraceshouldbepermittedtocrossanygapsinthereturnplane.Asmallloopareaismoreimportantthanshorttracelengths.Thespacingbetweenanytraceandtheboardedgeshouldnotbelessthanthespacingtothereturnplane.2.6.4SignalIntegrity–ReducingCrosstalkandDistortionSelfshieldingoccurswhenthereturncurrentisallowedtosurroundtheoutgoingcurrent,asinacoaxialcable.Tracesonadjacentlayersshouldbeorientedperpendiculartooneanother.Ringingmayindicateexcessivewiringinductance.Roundi