數(shù)字集成電路-課件1

第一章深亞微米數(shù)字集成電路設(shè)計1.1緒論1.2集成電路產(chǎn)業(yè)的簡要?dú)v史1.3數(shù)字邏輯門設(shè)計的回顧1.4數(shù)字集成電路設(shè)計1.5數(shù)字電路的計算機(jī)輔助設(shè)計1.6面臨的挑戰(zhàn)1.1緒論集成電路的應(yīng)用高性能計算儀表和工業(yè)控制通信消費(fèi)電子數(shù)字電路與模擬電路相比的優(yōu)勢功能增加靈活規(guī)模/速度隨工藝按比例下降而優(yōu)化對工藝/電壓/溫度不敏感1.1緒論電路設(shè)計應(yīng)考慮：可靠性速度功耗面積成本1.1緒論數(shù)字系統(tǒng)設(shè)計規(guī)格說明書（spec）包含整個系統(tǒng)所需要的特性，定義輸入、輸出、環(huán)境條件、操作速度等寄存器傳輸級（RTL）設(shè)計用Verilog或VHDL實(shí)現(xiàn)門級設(shè)計通過綜合工具實(shí)現(xiàn)版圖設(shè)計通過版圖設(shè)計工具實(shí)現(xiàn)，通常以GDS-Ⅱ格式表示制造包括流片、封裝、測試等1.2集成電路產(chǎn)業(yè)的簡要?dú)v史

第一臺機(jī)械計算機(jī)1832年，Babbage的差動引擎（DifferenceEngineⅠ）工作部件問題：設(shè)計復(fù)雜，成本高

1.2集成電路產(chǎn)業(yè)的簡要?dú)v史第一臺電氣計算機(jī)（1946）ENIAC（電子數(shù)字積分計算機(jī)）18000個真空管

問題：可靠性，功耗，成本1.2集成電路產(chǎn)業(yè)的簡要?dú)v史第一個晶體管1947，貝爾實(shí)驗(yàn)室1.2集成電路產(chǎn)業(yè)的簡要?dú)v史第一塊集成電路

ECL（射極耦合邏輯）3輸入邏輯門Motorola，1966年1960年代是雙極型電路時代

1.2集成電路產(chǎn)業(yè)的簡要?dú)v史雙極型1947年：晶體管（Bardeen/BellLab）1949年：雙極型晶體管（Schockley）1956年：數(shù)字邏輯門（Harris）1962年：TTL（晶體管-晶體管邏輯）系列（Beeson/Fairchild）1974年：ECL（射極耦合邏輯）高速系列（Masaki）1972年：I2L（集成注入邏輯）低功耗高密度系列（Hart）功耗問題：讓位于MOS（metal-oxide-semiconductor）1.2集成電路產(chǎn)業(yè)的簡要?dú)v史MOS1925年：IGFET絕緣柵場效應(yīng)晶體管（Lilienfeld）缺乏對材料的了解和柵穩(wěn)定性問題的認(rèn)識1963年：CMOS邏輯門（Wanlass）工藝復(fù)雜性1970年：PMOS計算器1970年：NMOS存儲器高密度：4Kbit1972/74年：NMOS微處理器高速：Intel4004/8080功耗：NMOS讓位于CMOS1.2集成電路產(chǎn)業(yè)的簡要?dú)v史CMOS1970年：工藝進(jìn)步導(dǎo)致好的性價比集成規(guī)模增大功耗瓶頸其它工藝Bi-CMOS高速存儲器和門陣列SOI面積/功耗/速度優(yōu)，成本高GaAs/SiGe/超導(dǎo)速度優(yōu)摩爾定律（Moore’sLaw）Electronics,April19,1965.GordonMoore單片集成晶體管數(shù)目每18或24個月增長一倍半導(dǎo)體工藝的效力每18個月增長一倍復(fù)雜度的演變——存儲器晶體管數(shù)目1,000,000100,00010,0001,00010100119751980198519901995200020052010808680286i386i486Pentium?Pentium?ProK十億顆晶體管！Source:IntelProjectedPentium?IIPentium?III摩爾定律——微處理器每代領(lǐng)先的微處理器的晶體管數(shù)目每2年增加一倍40048008808080858086286386486Pentium?procP60.0010.010.1110100100019701980199020002010YearTransistors(MT)摩爾定律——芯片尺寸40048008808080858086286386486Pentium?procP611010019701980199020002010YearDiesize(mm)每年約增加7%每10年約增加2倍要符合摩爾定律，芯片尺寸每年需增長14%摩爾定律——工作頻率P6Pentium?proc486386286808680858080800840040.111010010001000019701980199020002010YearFrequency(Mhz)每2年增加1倍每代領(lǐng)先的微處理器工作頻率每2年翻一番摩爾定律——功耗P6Pentium?proc486386286808680858080800840040.1110100197119741978198519922000YearPower(Watts)每代領(lǐng)先的微處理器功耗持續(xù)增長功耗將成為主要問題能量的傳遞和耗散將變得不可能5KW18KW1.5KW500W40048008808080858086286386486Pentium?proc0.111010010001000010000019711974197819851992200020042008YearPower(Watts)功率密度功率密度過高導(dǎo)致硅半導(dǎo)體PN結(jié)溫度升高40048008808080858086286386486Pentium?procP611010010001000019701980199020002010YearPowerDensity(W/cm2)電爐溫度核反應(yīng)溫度火箭噴嘴溫度1.2集成電路產(chǎn)業(yè)的簡要?dú)v史深亞微米（DSM，deepsubmicron）時代（0.35μm工藝節(jié)點(diǎn)）特征信號完整性問題短溝道效應(yīng)附加的RC延遲噪聲注入IR下降高電流引起的金屬遷移效應(yīng)使得鋁金屬連線的可靠性退化1.2集成電路產(chǎn)業(yè)的簡要?dú)v史0.35μm工藝中采用鎢通孔的4層鋁連線1.2集成電路產(chǎn)業(yè)的簡要?dú)v史銅互連1.2集成電路產(chǎn)業(yè)的簡要?dú)v史主要的DSM器件問題短溝道效應(yīng)對VT的影響速度飽和薄氧化層（隧道/穿通）亞閾值電流DIBL（漏致勢壘降低）熱載流子效應(yīng)短溝道效應(yīng)、薄氧化層（隧道/穿通）溝道長度減小引起實(shí)際的柵控電荷減少，帶來顯著的短溝道效應(yīng)，使閾值電壓減小根據(jù)等比例縮小的規(guī)則，對于深亞微米IC，MOSFET的柵氧化層越來越薄。當(dāng)其厚度小于2nm時，直接隧穿效應(yīng)顯著，導(dǎo)致柵極漏電急劇增加。必須采用高k柵介質(zhì)代替?zhèn)鹘y(tǒng)的SiO2介質(zhì)，以增加氧化層的物理厚度，減小隧穿電流。然而，高k介質(zhì)會帶來以邊緣場集中效應(yīng)為主的負(fù)面效應(yīng)，使器件性能退化。因此，建立高k柵介質(zhì)短溝MOSFET的閾值電壓模型，并分析k值對閾值電壓的影響，從而確定最佳k值是十分必要的。DIBL(drain-inducedbarrierlowering)在短溝道器件中，溝道長度減小、漏源電壓增加時，漏源耗盡區(qū)越來越靠近，最終將發(fā)生穿通，使源襯pn結(jié)勢壘降低，從源區(qū)注入溝道的電子增大，導(dǎo)致漏源電流增大，通常稱該過程為漏致勢壘降低(DIBL)效應(yīng)。這一效應(yīng)也導(dǎo)致閾值電壓下降，而亞閾區(qū)的特性對DIBL效應(yīng)最為敏感熱載流子效應(yīng)在MOSFET的漏極附近的大的溝道電場里產(chǎn)生的，大的溝道電場加速載流子運(yùn)動，使載流子的溫度超過晶格溫度．這些熱載流子通過聲子發(fā)射及Si／SiO2

界面的鍵的斷裂把能量轉(zhuǎn)移給晶格．同時載流子注入到二氧化硅里并且可能在那里被俘獲．載流子的俘獲及價鍵的斷裂產(chǎn)生的氧化層電荷和界面的陷阱影響了溝道載流子的遷移率和有效的溝道電勢。DSM互連問題RC延遲IR降低Ldi/dt（電感效應(yīng)導(dǎo)致的壓降）電容耦合電感耦合電遷移天線效應(yīng)天線效應(yīng)連接到MOS晶體管柵極的金屬層在離子刻蝕和濺射的過程中積聚了大量游離電荷，由于Q：CV，堆積的電荷便在多晶硅柵和襯底之間形成了一個偏壓，直接加載在薄薄的柵氧化層上當(dāng)金屬線的電位增大到足夠高時，將會出現(xiàn)縱向穿越柵氧化層直至襯底的電荷隧穿泄放，其結(jié)果是導(dǎo)致柵氧擊穿電壓的下降和柵氧化層的失效，甚至?xí)苯訐舸㎝OS晶體管的柵氧化層．造成器件不可恢復(fù)的失效．1.3數(shù)字邏輯門設(shè)計的回顧1.3數(shù)字邏輯門設(shè)計的回顧1.3數(shù)字邏輯門設(shè)計的回顧上升沿觸發(fā)的D型觸發(fā)器1.4數(shù)字集成電路設(shè)計工藝尺寸按每代0.7倍縮小單片集成芯片的功能按每代2倍增長，同時芯片成本并未顯著增加單個功能的成本按0.5比例下降然而如何設(shè)計功能更強(qiáng)的芯片?設(shè)計工程師數(shù)量沒有每2年翻倍…因此需要更有效的設(shè)計方法使用不同的抽象層次設(shè)計抽象層次n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM數(shù)字電路的設(shè)計指標(biāo)成本功能性和穩(wěn)定性性能功耗和能耗集成電路的成本NRE成本（固定成本）設(shè)計時間和人力，掩模板制作一次性成本（Non-RecurrentEngineering）

反復(fù)發(fā)生的成本（可變成本）硅工藝制作，封裝，測試與產(chǎn)量相關(guān)與芯片面積相關(guān)NRE費(fèi)用增加芯片成本單個芯片（die）單個晶圓（wafer）增大到12英寸（30厘米）成品率缺陷a約為3可靠性―集成電路中的噪聲i(t)

電感耦合

電容耦合電源、地噪聲v(t)VDD直流特性：電壓傳輸特性（

VTC

）

（VoltageTransferCharacteristic）理想的數(shù)字電路直流特性：電壓傳輸特性（

VTC

）

（VoltageTransferCharacteristic）非轉(zhuǎn)換電路轉(zhuǎn)換電路VILVIHVin斜率=-1斜率=-1VOLVOHVout“0”VOLVILVIHVOH不確定區(qū)域“1”VDDVinVout噪聲容限高噪聲容限低噪聲容限VIH

VIL不確定區(qū)"1""0"VOH

VOLNMHNML邏輯門輸出邏輯門輸入再生性

反相器鏈v0v1v2v3v4v5v6

仿真響應(yīng)再生性不具有再生性的門v0v1v2v3v4v5v6...具有再生性的門扇入和扇出N扇出：N扇入：MM瞬態(tài)特性的定義環(huán)振一階RC網(wǎng)絡(luò)voutvinCR達(dá)到50%點(diǎn)的時間t=ln(2)t=0.69RC從10%達(dá)到90%點(diǎn)的時間t=ln(9)t=2.2RC功耗基本功耗：

P=I×

VDD總功耗：

Ptotal=Pstatic+

Pdynamic靜態(tài)功耗：

Pstatic=(IDC+

Ileakage)VDD動態(tài)功耗：

Pdynamic=CVDD2f深亞微米互連互連影響集成電路的性能、可靠性和功耗等比例縮小細(xì)小連線產(chǎn)生不可忽略的電阻細(xì)小連線之間產(chǎn)生的耦合電容由連線主導(dǎo)的集成電路版圖連線電阻和耦合電容互連電阻的影響RC延遲IR下降時鐘樹和3D延遲圖耦合電容的影響DSM邏輯電路中的電源線和信號線1.5數(shù)字電路的計算機(jī)輔助設(shè)計深