時序邏輯集成電路

6.5若干典型的時序邏輯集成電路6.5.1寄存器和移位寄存器6.5.2計數(shù)器6.5若干典型的時序邏輯集成電路1、寄存器6.5.1寄存器和移位寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。一個觸發(fā)器能存儲1位二進制代碼，存儲n位二進制代碼的寄存器需要用n個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。8位CMOS寄存器74HC374脈沖邊沿敏感的寄存器8位CMOS寄存器74HC/HCT37411111101118位CMOS寄存器74LV374高阻HH↑H高阻LL↑H存入數(shù)據(jù)，禁止輸出HH↑L對應內(nèi)部觸發(fā)器的狀態(tài)LL↑L存入和讀出數(shù)據(jù)Q0~Q7DNCP輸出內(nèi)部觸發(fā)器輸入工作模式2、移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼向高位或向低位移動的邏輯功能部件。按移動方式分單向移位寄存器雙向移位寄存器左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能右移位寄存器(1)基本移位寄存器（a）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、寫出激勵方程：3、寫出狀態(tài)方程：(b).工作原理D2=Qn1D0D2D1D3

10

11

01

10

11

000

00

00

00FF0FF1FF2FF31CP后2CP后3CP后4CP后1101

1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011DSI=11010000,從高位開始輸入

經(jīng)過4個CP脈沖作用后，從DS端串行輸入的數(shù)碼就可以從Q0Q1Q2Q3并行輸出。串入并出

經(jīng)過7個CP脈沖作用后，從DSI端串行輸入的數(shù)碼就可以從DO端串行輸出。串入串出（2）典型集成電路內(nèi)部邏輯圖8位移位寄存器74HC/HCT1642.多功能雙向移位寄存器多功能移位寄存器工作模式簡圖（1）工作原理高位移向低位----左移低位移向高位----右移實現(xiàn)多種功能雙向移位寄存器的一種方案(僅以FFm為例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不變低位移向高位（2）典型集成電路CMOS4位雙向移位寄存器74HC/HCT19474HCT194的功能表

7D3D2D1D0DI3*DI2*DI1*DI0*↑××HHH6H××××↑H×LHH5L××××↑L×LHH4H××××↑×HHLH3L××××↑×LHLH2×××××××LLH1LLLL×××××××××LDI3DI2DI1DI0左移DSL右移DSRS0S1行并行輸入時鐘CP串行輸入控制信號清零輸出輸入t4時刻以后Y與M、N在數(shù)值上的關(guān)系，假定M、N的狀態(tài)始終未變。A3A2A1A0=1001,B3B2B1B0=0011,經(jīng)過4個CLK脈沖后A3A2A1A0,B3B2B1B0分別是多少，電路完成什么功能？2、計數(shù)器的分類按脈沖輸入方式，分為同步和異步計數(shù)器按進位體制，分為二進制、十進制和任意進制計數(shù)器按邏輯功能，分為加法、減法和可逆計數(shù)器概述1、計數(shù)器的邏輯功能計數(shù)器的基本功能是對輸入時鐘脈沖進行計數(shù)。它也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等等。6.5.2計數(shù)器同步計數(shù)器異步計數(shù)器加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器十進制計數(shù)器任意進制計數(shù)器加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器十進制計數(shù)器任意進制計數(shù)器…………(1)異步二進制計數(shù)器---4位異步二進制加法計數(shù)器①工作原理1、二進制計數(shù)器結(jié)論:

計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。如考慮每個觸發(fā)器都有1tpd的延時，電路會出現(xiàn)什么問題？異步計數(shù)脈沖的最小周期Tmin=ntpd。（n為位數(shù)）

②典型集成電路中規(guī)模集成電路74HC/HCT393中集成了兩個4位異步二進制計數(shù)器在5V、25℃工作條件下，74HC/HCT393中每級觸發(fā)器的傳輸延遲時間典型值為6ns。74HC/HCT393的邏輯符號Q0在每個CP都翻轉(zhuǎn)一次Q1僅在Q0=1后的下一個CP到來時翻轉(zhuǎn)FF0可采用T=1的T觸發(fā)器FF1可采用T=Q0的T觸發(fā)器Q3僅在Q0=Q1=Q2=1后的下一個CP到來時翻轉(zhuǎn)FF2可采用T=Q0Q1的T觸發(fā)器Q2僅在Q0=Q1=1后的下一個CP到來時翻轉(zhuǎn)FF3可采用T=Q0Q1Q2的T觸發(fā)器4位二進制計數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進位輸出電路狀態(tài)計數(shù)順序(2)二進制同步加計數(shù)器4位二進制同步加計數(shù)器邏輯圖CE=0保持不變CE=1計數(shù)4位二進制同步加計數(shù)器時序圖

(2)典型集成計數(shù)器74LVC1612選1數(shù)據(jù)選擇器74LVC161邏輯功能表輸入輸出清零預置使能時鐘預置數(shù)據(jù)輸入計數(shù)進位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持*HHHH↑××××計數(shù)*CR的作用？PE的作用？(2)時序圖TC=CET?Q3Q2Q1Q0例6.5.1試用74LVC161構(gòu)成模216的同步二進制計數(shù)器。2.用集成計數(shù)器構(gòu)成任意進制計數(shù)器

例用74LVC161構(gòu)成九進制加計數(shù)器。解：九進制計數(shù)器應有9個狀態(tài)，而74LVC161在計數(shù)過程中有16個狀態(tài)。如果設(shè)法跳過多余的7個狀態(tài)，則可實現(xiàn)模9計數(shù)器。(1)反饋清零法

(2)反饋置數(shù)法

6.5.116.5.126.5.136.5.141.異步二-十進制計數(shù)器將圖中電路按以下兩種方式連接：試分析它們的邏輯輸出狀態(tài)。接計數(shù)脈沖信號，將Q0與相連；（1）接計數(shù)脈沖信號，將Q3與相連（2）兩種連接方式的狀態(tài)表計數(shù)順序連接方式1（8421碼）連接方式2（5421碼）Q3Q2Q1Q0Q0Q3Q2Q1000000000100010001200100010300110011401000100501011000601101001701111010810001011910011100CP0CP1CR?74HCT390Q0Q1Q2Q3C0CP0CP1CR?74HCT390Q0Q1Q2Q3C1CLK&例6.5.4用74HCT390構(gòu)成二十四進制計數(shù)器CP0CP1R0174LS290Q0Q1Q2Q3S91R02S921&&&CLKY（1）工作原理置初態(tài)Q3Q2Q1Q0=0001，

①基本環(huán)形計數(shù)器狀態(tài)圖3.環(huán)形計數(shù)器第一個CP:Q3Q2Q1Q0=0010，

第二個CP:Q3Q2Q1Q0=0100，

第三個CP:Q3Q2Q1Q0=1000，

第四個CP:Q3Q2Q1Q0=0001，

第五個CP:Q3Q2Q1Q0=0010，

a、電路②扭環(huán)形計數(shù)器b、狀態(tài)表狀態(tài)編號Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711