數(shù)據(jù)選擇器數(shù)據(jù)分配器

數(shù)據(jù)選擇器數(shù)據(jù)分配器第一頁，共十四頁，2022年，8月28日數(shù)據(jù)選擇器類似于一個(gè)單刀多擲開關(guān)，例如：作用：通過開關(guān)K置于不同位置，S0~S3，而將不同路的數(shù)據(jù)D0~D3傳送出去，D0~D3為數(shù)據(jù)輸入端，S0~S3為選擇（地址）輸入端，輸出：F=S0D0+S1D1+S2D2+S3D3第二頁，共十四頁，2022年，8月28日一、4選1數(shù)據(jù)選擇器設(shè)計(jì)（一）邏輯抽象1、輸入、輸出信號(hào)分析輸入信號(hào)：4路數(shù)據(jù)，用D0，D1，D2，D3表示。輸出信號(hào)：用Y表示，它可以是4路數(shù)據(jù)中的任意一路，究竟是哪一路，要由控制信號(hào)A1，A0決定。2、控制信號(hào)約定：令A(yù)1A0=00時(shí)，Y=D0A1A0=01時(shí)，Y=D1A1A0=10時(shí)，Y=D2A1A0=11時(shí)，Y=D33、真值表輸入輸出A1A0Y00D001D110D211D3第三頁，共十四頁，2022年，8月28日（二）邏輯表達(dá)式（三）邏輯圖A1，A0也叫地址碼或地址控制信號(hào)。隨著A1，A0取值不同，與或門中被打開的與門隨之改變。第四頁，共十四頁，2022年，8月28日二、集成數(shù)據(jù)選擇器(MUX)這里以74LS151(八選一)為例：74LS151有3個(gè)地址輸入端A2、A1、A0；可選擇D7~D0一共8個(gè)數(shù)據(jù)源；具有兩個(gè)互補(bǔ)輸出端Y，；1個(gè)選通控制端（低電平有效）。MUXEN7654321020

1×××

00000001001000110100010101100111YA2A1A0輸出輸入01第五頁，共十四頁，2022年，8月28日例：將兩片74LS151連接成一個(gè)十六選一的數(shù)據(jù)選擇器。解：十六選一的數(shù)據(jù)選擇器的地址輸入端有四位，最高位A3的輸入可以由兩片八選一數(shù)據(jù)選擇器的使能端接非門來實(shí)現(xiàn)，低三位地址輸入端由兩片74LS151的地址輸入端相連而成，連接圖如下圖所示。當(dāng)A3＝0時(shí)，由下圖可知，低位片74LS151工作，A3A2A1A0選擇數(shù)據(jù)D0~D7輸出；A3＝1時(shí)，高位片工作，選擇D8~D15進(jìn)行輸出。

三、數(shù)據(jù)選擇器的擴(kuò)展第六頁，共十四頁，2022年，8月28日四、用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)（一）基本原理和步驟原理：1.數(shù)據(jù)選擇器輸出信號(hào)邏輯表達(dá)式的一般形式；(如右)2.數(shù)據(jù)選擇器輸出信號(hào)邏輯表達(dá)式的主要特點(diǎn)：a.具有標(biāo)準(zhǔn)與或表達(dá)式的形式；b.提供了地址變量的全部最小項(xiàng)；c.一般情況下，Di可以當(dāng)成一個(gè)變量處理（取值為原變量、反變量、0或1）；d.受選通（使能）信號(hào)控制，當(dāng)時(shí)有效，時(shí)，Y=0。3.組合邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式：最小項(xiàng)之和的標(biāo)準(zhǔn)式。第七頁，共十四頁，2022年，8月28日基本步驟1.確定應(yīng)選用的數(shù)據(jù)選擇器：根據(jù)n=k-1選擇型號(hào)，n是選擇器地址碼的位數(shù)，k是函數(shù)變量個(gè)數(shù)。2.寫邏輯表達(dá)式：標(biāo)準(zhǔn)與或式和選擇器輸出信號(hào)的表達(dá)式。3.求數(shù)據(jù)選擇器輸入變量的表達(dá)式。4.畫連線圖。（二）應(yīng)用舉例例：畫出用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)F=AB+BC+AC的連線圖.解：1.選擇數(shù)據(jù)選擇器n=k-1=3-1=2,選：4選1數(shù)據(jù)選擇器74LS153。2.寫標(biāo)準(zhǔn)與或式F=AB+BC+AC=ABC+ABC’+A’BC+AB’C4選1數(shù)據(jù)選擇器Y=A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D33.選擇器輸入變量的表達(dá)式第八頁，共十四頁，2022年，8月28日a.函數(shù)按A，B，C順序排列b.函數(shù)按B，C，A順序排列c.函數(shù)按A，C，B順序排列第九頁，共十四頁，2022年，8月28日4.畫連線圖按降C排列第十頁，共十四頁，2022年，8月28日數(shù)據(jù)分配器數(shù)據(jù)分配器：能夠?qū)⒁粋€(gè)輸入數(shù)據(jù)，根據(jù)需要傳送到m個(gè)輸出端的其中任何一個(gè)進(jìn)行輸出的電路，也叫多路分配器，功能和數(shù)據(jù)選擇器相反。（發(fā)牌）一、1路-4路數(shù)據(jù)分配器：（一）邏輯抽象：輸入信號(hào)：1路輸入數(shù)據(jù)，用D表示；2個(gè)輸入控制信號(hào)，A0，A1表示；輸出信號(hào)：4個(gè)數(shù)據(jù)輸出端，用Y0，Y1，Y2，Y3表示。第十一頁，共十四頁，2022年，8月28日選擇控制信號(hào)A1，A0狀態(tài)約定當(dāng)A1A0=00時(shí)，選中輸出端Y0當(dāng)A1A0=01時(shí)，選中輸出端Y1當(dāng)A1A0=10時(shí)，選中輸出端Y2當(dāng)A1A0=11時(shí)，選中輸出端Y3真值表如下：DA1A0Y0Y1Y2Y3D00D000D010D00D1000D0D11000D邏輯表達(dá)式及邏輯圖第十二頁，共十四頁，2022年，8月28日本章小結(jié)1．組合邏輯電路的特點(diǎn)是：電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻的輸入信號(hào)組合，而與電路的原狀態(tài)無關(guān)。組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。2.

組合邏輯電路的分析步驟為：寫出各輸出端的邏輯表達(dá)式→化簡(jiǎn)和變換邏輯表達(dá)式→列出真值表→確定功能。第十三頁，共十四頁，2022年，8月28日3.組合邏輯電路的設(shè)計(jì)步驟為：根據(jù)設(shè)計(jì)要求列出真值表→寫出邏輯表達(dá)式(或填寫卡諾圖)→邏輯化簡(jiǎn)和變換→畫出邏輯圖。4.具有特定功能、常用的一些組合邏輯電路：如編碼器，譯碼器，比較器，全加器，數(shù)據(jù)