數(shù)字電子技術(shù) 第2版 教學(xué)課件 第3章

3.1組合邏輯電路概述3.2組合邏輯電路的分析3.3組合邏輯電路的設(shè)計3.4用小規(guī)模集成電路（SSI）實現(xiàn)組合邏輯電路設(shè)計3.6用MSI芯片設(shè)計其他的組合邏輯電路3.7組合邏輯電路的綜合應(yīng)用例第三章組合邏輯電路內(nèi)容提要：3.1組合邏輯電路概述Z1＝f1(X1，X2，…，Xn)Z2＝f2(X1，X2，…，Xn)Zm＝fm(X1，X2，…，Xn)Z1Z2ZmX1X2Xn組合邏輯電路Z＝F(X)3.2組合邏輯電路的分析3.2.1分析組合邏輯電路的一般步驟=1=1ABCF例3-1已知組合邏輯電路如圖3-2所示，試分析該電路的邏輯功能。

AB

CA⊕BF0000010100111001011101110011110001101001F＝(A⊕B)⊕C

為奇校驗電路

AB&&&1&P1P2P3SCS=P2P3=AP1BP1=AABBAB=A（A+B）+B（A+B）

=AB+AB=ABC=P1=AB3.2.2幾種常用的組合邏輯電路和器件1.半加器和全加器（1）半加器COABSC被加數(shù)A加數(shù)B和數(shù)S進位數(shù)C0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1邏輯符號真值表圖3-3bS=P2P3=AP1BP1=AABBAB=A（A+B）+B（A+B）

=AB+AB=ABC=P1=ABSi=AiBiCi+AiBiCi+AiBiCi+AiBiCiCi=AiBi+BiCi+AiCi（2）一位全加器AiBi

CiSi

Ci＋10000010100111001011101110010100110010111（4）減法器A－B＝A＋B補＝A＋B反＋1組成：低位的進位輸出接高位的進位輸入。缺點：串行進位運算速度慢，用超前進位法可提高運算速度。常用4位超前進位加法器有74LS283等。CT74LS283B3B2B1B0A3A2A1A0S3S2S1S0CICOS0S1S2S30CO∑

CICO∑

CICO∑

CICO∑

CIA3B3C1C2C3C4A2B2A1B1A0B0（3）多位全加器超前進位加法器CT74LS283原理：通過邏輯電路事先得出每一位全加器的進位輸入信號，而無需再從最低位開始向高位逐位傳遞進位信號。圖3-64選1數(shù)據(jù)選擇器EFD3D2D1D0A1A01&&&&1111>=1A1A1A0A02.數(shù)據(jù)選擇器的分析EA1A0D3D2D1D0F1ΦΦΦΦΦΦ0000ΦΦΦD0D0001ΦΦD1ΦD1010ΦD2ΦΦD2011D3ΦΦΦD3真值表MUXEA0A1A2A3A4A50F10123圖3-64選1數(shù)據(jù)選擇器的邏輯符號圖G03D3D2D1D0A1A0&&&&1111A1A1A0A0D圖3-8

4路分配器DXA1A001G030123D3.多路分配器的分析3.3組合邏輯電路的設(shè)計3.3.1組合邏輯電路的設(shè)計概述3.3.2組合邏輯電路的設(shè)計方法1）用SSI進行設(shè)計，本章3.4節(jié)將介紹。2）用MSI實現(xiàn)其他組合邏輯功能的設(shè)計，將在3.6節(jié)、3.7節(jié)進行介紹。3）使用大規(guī)模集成電路（LSI）和超大規(guī)模集成電路（VLSI）中的可編程邏輯器件（ProgrammableLogicDevice）進行設(shè)計。關(guān)于這一方面的內(nèi)容，第6章將專門進行討論。3.4用小規(guī)模集成電路（SSI）實現(xiàn)組合邏輯電路設(shè)計3.4.1設(shè)計組合邏輯電路的一般步驟1）根據(jù)給定的邏輯命題，先確定哪些是邏輯變量，哪些是邏輯函數(shù)，然后列出真值表。2）由真值表寫出整個電路的輸出邏輯表達式F＝f（A，B，C，…）。3）化簡或根據(jù)需要變換邏輯表達式F，最后畫出邏輯電路圖。

3.4.2組合邏輯電路設(shè)計舉例例3-2試用2輸入端TTL與非門和反相器設(shè)計一個3輸入I0、I1、I2，3輸出F0、F1、F2的信號排隊電路，邏輯功能是：如I0、I1、I2均為0，則F0、F1、F2也均為0；當(dāng)輸入I0為1時，無論I1和I2為1還是0，輸出F0為1，F(xiàn)1和F2為0；當(dāng)I0為0且I1為1時，無論I2為1還是0，輸出F1為1，其余兩個輸出為0；當(dāng)I2為1且I0和I1均為0時，輸出F2為1，其余兩個輸出為0。畫出所設(shè)計的信號排隊電路的邏輯圖。

I0I1I2F0F1F20001φ

φ01

φ001000100010001表3-6例3-2的真值表解：1）根據(jù)題意列出真值表

2）寫出邏輯表達式

3）變換為與非表達式4）畫邏輯圖

&11I0I1I2&11&1F0F1F2例3-3設(shè)計一個供A、B、C3人使用的簡單表決電路，如多數(shù)人同意，則提案通過，以指示燈亮表示；否則提案不通過，指示燈熄滅。如約定A、B、C同意為1，反對為0，提案通過則輸出F為1（指示燈亮），否則F為0（指示燈滅）。要求全用3輸入端的TTL與非門實現(xiàn)，畫出邏輯電路圖。AB

CF00000101001110010111011100010111解：1）列真值表

2）寫邏輯式

3）變換為與非-與非式4）畫邏輯圖&&&ABC&F圖3-12編碼器的邏輯框圖編碼器I0I1In-1Y0Y1Y2輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111表3-88-3二進制編碼器真值表3.4.3編碼器1.8線-3線二進制編碼器Y2＝I4＋I5＋I6＋I7＝Y(jié)1＝I2＋I3＋I6＋I7＝Y(jié)0＝I1＋I3＋I5＋I7＝1111111I7I6I5I4I3I2I1&&&Y2Y1Y0畫出邏輯電路圖

圖3-138線-3線二進制編碼器的邏輯電路I1I2I3I4I5I6I7Y0Y1Y2

圖3-13(P78)8線

–3線編碼器2.二-十進制(10線-4線)優(yōu)先編碼器

輸入輸出111111111φ

φ

φ

φ

φ

φ

φ

φ

0φ

φ

φ

φ

φ

φ

φ

01φφ

φ

φ

φ

φ

011φφ

φ

φ

φ

0111φφ

φ

φ

01111φφ

φ

011111φφ

0111111φ

011111110111111111111011001111000100110101011110011011110

表3-910線-4線優(yōu)先編碼器的真值表化簡和變換后為寫出邏輯表達式I111I21I311I411I511I61I71I811I91≥1≥1&&&≥1≥1≥1Y0Y1Y2Y3圖3-14二-十進制優(yōu)先編碼器電路

CT74LS147CT74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y3

1111111111111輸入(低電平有效)輸出(8421反碼)0

0110

00111

0

1000

0

1001

0

1010

101011

0

1100

0

1101

01110表3-103線-8線譯碼器（輸出高電平有效）輸入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出Y1=ABCY3=ABCY7=ABCY0=ABCY2=ABCY4=ABCY6=ABCY5=ABC3.4.4譯碼器1.譯碼器功能及其分類2.二進制譯碼器圖3-15CT74LS138a)3線-8線譯碼器11111&111&(6)STA(4)STB(5)STC(1)A0(2)A1(3)A2Y0(15)Y1(14)Y2(13)Y3(12)Y4(11)Y5(10)Y6(19)Y7(7)&&&&&&&Y1=ABCY3=ABCY7=ABCY0=ABCY2=ABCY4=ABCY6=ABCY5=ABC111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000W9W8W7W6W5W4W3W2W1W0DCBA輸出（低電平0有效）輸入十進制數(shù)表3-114線-10線譯碼器

真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽碼01W0=ABCDW1=ABCDW2=ABCDW3=ABCDW4=ABCDW5=ABCDW6=ABCDW7=ABCDW8=ABCDW9=ABCD3.二-十進制譯碼器4線-10線譯碼器CT74LS42邏輯示意圖W1W0W3W4W2W5W6W7W8W9A0A1A2CT74LS42A3

8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。

10個譯碼輸出端，低電平0有效。兩種接法：共陽極，需0驅(qū)動共陰極，需1驅(qū)動為了使七段數(shù)碼管顯示BCD代碼所表示的十進制數(shù)，必須使用顯示譯碼器，將BCD代碼譯成數(shù)碼管所需的驅(qū)動信號。常用可以驅(qū)動共陰極LED數(shù)碼管的顯示譯碼器有74LS248等。LED數(shù)碼管結(jié)構(gòu)圖agdbcef74LS248A3A2A1A0abcdefgabcdefgabcdefg＋Ｕ4.7段譯碼顯示器的設(shè)計（1）3種常用的7段數(shù)碼顯示器件1）半導(dǎo)體數(shù)碼管例3-47段字形譯碼顯示器的設(shè)計設(shè)計一個7段數(shù)字字形譯碼顯示器，設(shè)計要求：輸入ABCD為8421碼0000~1001，輸出信號為a~g，用以驅(qū)動7段數(shù)碼顯示器件。

輸入輸出顯示的十進制數(shù)ABCDabcdefg00000001001000110100010101100111100010011111110011000011011011111001011001110110111011111111000011111111111011

0123456789表3-127段數(shù)字顯示譯碼器的真值表解：2由真值表畫卡諾圖11101111ΦΦΦΦ11ΦΦ10001101ΦΦΦΦ11ΦΦ10010001ΦΦΦΦ10ΦΦΦΦΦ10101101ＡＢΦΦ11ΦΦΦΦ01011111ＣＤＡＢ00011110(b)00011110ＣＤＡＢ00011110(c)00011110ＣＤＡＢ00011110(e)ΦΦ11AＢＣＤ0001111000011110(a)Φ00011110ＣＤＡＢ00011110(d)00011110ＣＤ00011110(f)ΦΦ11ΦΦΦΦ１11011

01abcdef其邏輯表達式

BIN/7SEG[T1]CT=0G21V201248a20,21b20,21c20,21d20,21e20,21f20,21g20,2112673549101112131415YaYbYcYdYeYfYgABCDLTBI/RBORBI≥1&Ya(13)≥1&≥1&≥1&≥1&≥1&≥1&Ye(9)Yb(12)Yc(11)Yd(10)Yf(15)Yg(14)&&&&1&&&&&11A(7)B(1)C(2)D(6)LT(3)RBI(5)BI/BRO(4)≥1&圖3-24CT74LS4874LS48：BCD—七段譯碼器/驅(qū)動器輸出：接七段顯示器74LS4812345678161514131211109輸入輸入（用于測試）管腳圖七段顯示譯碼器74LS48與數(shù)碼管的連接＋5Vabcdefg74LS48GNDVCC電源＋5VAＢＣＤabdfegcLTIBIBR輸入信號此三控制端不用時，通過電阻接高電平。BCD碼3.4.5數(shù)值比較器1.一位二進制數(shù)比較器ABFA>BFA=BFA<B00011011010001100010表3-13一位二進制數(shù)值比較器的真值表FA＞B＝A

FA＝B＝＋AB＝A⊙BBFA＜B

＝A=BA<BA>BA0B0A1B1A2B2A3B3輸出輸入A3>B3ΦΦΦ1ΦΦΦA(chǔ)3<B300100A3=B3A2>B2Φ100A3=B3A2<B2ΦΦΦΦ001A3=B3A3=B3A3=B3A3=B3A2=B2A2=B2A2=B2A2=B2A1>B1A2<B2A1=B1A1=B1A0>B0A1<B1Φ000000001111A3=B3A3=B3A3=B3A2=B2A2=B2A2=B2A1=B1A1=B1A1=B1A1=B1A1=B1A1=B10000001112.多位二進制數(shù)比較器YA＞BYA=B&&&&&&&&&&&≥1&&≥1&≥1&≥1&&&&&&&&A3A2A1A0B0B1B2B3IA＞BIA＜BIA=BYA＜B(9)(10)(11)(12)(13)(14)(15)(1)(2)(3)(4)(5)(6)(7)567567COMP0303AB＞A＞B＝A＝B＜A＜B10121315432911141IA＞BYA＞BYA=BYA＜B10121315432911141A0A1A2A3B0B1B2B3IA=BIA＜B圖3-26CT74LS85IA＞BIA=BIA＜BA＞BA=BA＜BA3A2A1A0B3B2B1B074LS85-2

高位片A7A6A5A4B7B6B5B4IA＞BIA=BIA＜BA3A2A1A0B3B2B1B074LS85-1

低位片A3A2A1A0B3B2B1B0001FA＞BFA=BFA＜BA＞BA=BA＜B圖3-27用兩片4位比較器組成8位比較器連線圖3.6用MSI芯片設(shè)計其他的組合邏輯電路3.6.1用數(shù)據(jù)選擇器實現(xiàn)組合邏輯功能1.用數(shù)據(jù)選擇器構(gòu)成邏輯函數(shù)發(fā)生器例3-6

用8選1數(shù)據(jù)選擇器產(chǎn)生3變量的邏輯函數(shù)：F1＝,畫出連線圖。

F1＝

解：CT74LS151MUXEN02012345670CBA0011F1G070011MUXEN01230BA0301CT74153例3-7已知3變量邏輯函數(shù)：F2(A，B，C)＝∑m(2，3，4，5，6)試用雙4選1數(shù)據(jù)選擇器CT74LS153實現(xiàn)之。

F2001CF2(A，B，C)＝∑m(2，3，4，5，6)＝＝＝

解：將F2中的一個變量C分離出來，即

圖3-33用CT74LS151實現(xiàn)3變量邏輯的連線圖例3-8

選用合適的數(shù)據(jù)選擇器實現(xiàn)5變量邏輯函數(shù)：F3＝

MUXEN02012345670CBA0ED10&DEF3F3G07解：F3=ABCDE+ABCE+ABCD+ABCD+ABC+ABCE圖3-34用8選1數(shù)據(jù)選擇器實現(xiàn)5變量邏輯函數(shù)F3的連線圖2.用雙4選1數(shù)據(jù)選擇器構(gòu)成一位全加器Si＝Ci+1＝MUXEN012301BA0301EN0123SiCi+1Ci001CT74LS153圖3-35用雙4選1數(shù)據(jù)選擇器組成1位全加器的連線圖3.用數(shù)據(jù)選擇器和譯碼器構(gòu)成等值數(shù)碼比較器CT74LS151MUXEN02012345670A2WG07W12345670CT74LS138A1A0B2B1B0214&ENSTASTBSTC1圖3-36用CT74LS138和CT74LS151組成的等值數(shù)碼比較器3.6.2用譯碼器實現(xiàn)多種組合邏輯功能1.用譯碼器實現(xiàn)邏輯函數(shù)例3-9用MSI譯碼器外加必要的門電路，實現(xiàn)邏輯函數(shù)：F4(A，B，C)＝∑m(0，2，3，4，7)畫連線圖。

解：12345670CT74LS138ABC214&ENSTASTBSTC1&F4法一圖3-37例3-9用圖a）用譯碼器和與非門實現(xiàn)F412345670CT74LS138ABC214&ENSTASTBSTC1&F4法二圖3-37例3-9用圖b）用譯碼器和與門實現(xiàn)F2.用譯碼器組成一位全加器Si＝Ci+1＝12345670CT74LS138AiBiCi214&ENSTASTBSTC1&SiCi+1&圖3-394線-16線譯碼器CT74154的邏輯符號3.6.3用全加器實現(xiàn)多種組合邏輯功能1.用全加器實現(xiàn)代碼轉(zhuǎn)換3210A3210BΣΣ3210PQRSCOCI0CT74LS283A3A2A1A011003210A3210BΣΣ3210PQRSCOCI0CT74LS283A3A2A1A01101圖3-40用全加器實現(xiàn)BCD碼轉(zhuǎn)換8421碼轉(zhuǎn)換成余3碼余3碼轉(zhuǎn)換成8421碼2.8421BCD碼加法器雖然8421BCD碼由二進制代碼組成，但由于將兩個8421BCD碼所表示的一位十進制數(shù)相加之和只可能在0~19（即9＋9＋1＝19，式中1是低位來的進位信號）這20個數(shù)范圍內(nèi)，而且在本位的最高輸出只能是1001，超過1001就必須向高位進位。因此，不能直接用4位二進制全加器來完成兩個8421BCD碼的相加。如果用4位二進制全加器來完成兩個8421BCD碼相加，必須分析兩個二進制數(shù)相加與兩個8421BCD碼相加各自的特點，找出規(guī)律性的異同關(guān)系，把存在的問題加以解決。為了便于分析，現(xiàn)將兩個4位二進制數(shù)相加與兩個8421BCD碼相加的20個數(shù)列表，如表3-16所示。表中Ci+4是兩個二進制數(shù)相加的進位，Ki+1是兩個8421BCD碼十進制數(shù)相加的進位。

十進制二進制和數(shù)BCD碼十進制和數(shù)DCi+4S3S2S1S0Ki+1B3B2B1B000000000000100001000012000100001030001100011400100001005001010010160011000110700111001118010000100090100101001十進制二進制和數(shù)BCD碼十進制和數(shù)DCi+4S3S2S1S0Ki+1B3B2B1B01001010

1000011010111000112011001001013011011001114011101010015011111010116

10000101101710001101111810010110001910011110013CI0003074LS2832COSSSS1331ABBCIAB000231B074LS2832SSSS21AA30302BBBB1Ki+1&&≥1個位輸出十位輸出和數(shù)（8421BCD碼）修正電路加數(shù)8421BCD碼13