數(shù)電門電路全解

門電路第三章3.1概述獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的

導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門

……門電路中以高/低電平表示邏輯狀態(tài)的1/0正邏輯：高電平表示1，低電平表示0

負(fù)邏輯：高電平表示0，低電平表示1

高/低電平都允許有確定的變更范圍例3.2、3.33.2半導(dǎo)體二極管門電路§3.2.1半導(dǎo)體二極管的開關(guān)特性高電平：VIH=VCC低電平：VIL=0

vI=VIH=VCC時(shí), D截止，vO=VCCvI=VIL＝0時(shí), D導(dǎo)通，vO=0.7V二極管的開關(guān)等效電路：=VOH=VOL輸入輸出３.２.２二極管與門設(shè)VCC=5VA,B端輸入：VIH=3V

VIL=0V二極管導(dǎo)通時(shí)VD=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.8V以下為0與門2.3.3

二極管或門A,B端輸入:VIH=4VVIL=0V二極管導(dǎo)通時(shí)VD=0.7VABY0V0V0V0V4V3.3V4V0V3.3V4V4V3.3VABY000011101111規(guī)定3V以上為10.8V以下為0或門二極管構(gòu)成的門電路的缺點(diǎn)電平有偏移帶負(fù)載實(shí)力差只用于IC內(nèi)部電路3.3CMOS門電路GSDN溝道增加型源極柵極漏極§3.3.2CMOS反相器工作原理

PMOS管NMOS管CMOS電路VDDT1T2vIvO一、電路結(jié)構(gòu)

當(dāng)NMOS管和PMOS管成對出現(xiàn)在電路中，且二者在工作中互補(bǔ)，稱為CMOS管。VDDTPTNvIvOvI=0截止=“１”導(dǎo)通v0≈10VvI=1VDDT1T2vIvO導(dǎo)通=“０”截止靜態(tài)下，無論vI是高電平還是低電平，T1、T2總有一個(gè)截止，因此CMOS反相器的靜態(tài)功耗微小。v0≈0V二、CMOS反相器電壓傳輸特性和電流傳輸特性閾值電壓VTHCMOS反相器在運(yùn)用時(shí)應(yīng)盡量避開長期工作在BC段。牢靠輸入低電平時(shí)噪聲容限：

在保證輸出高、低電平基本不變的條件下,輸入電平的允許波動范圍稱為輸入端噪聲容限。輸入高電平時(shí)噪聲容限：三、輸入端噪聲容限

測試表明：CMOS電路噪聲容限VNH=VNL＝30％VDD，且隨VDD的增加而加大。因?yàn)镸OS管的柵極和襯底之間存在著以SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)特殊薄，極易被擊穿，所以應(yīng)實(shí)行疼惜措施?！?.3.3CMOS反相器的靜態(tài)輸入輸出特性

一、輸入特性

在正常的輸入信號范圍內(nèi)，即–0.7V<vI<(VDD+0.7)V時(shí)輸入電流iI

≈0。vI在–0.7V～(VDD+0.7)V以外，疼惜電路中的二極管進(jìn)入導(dǎo)通狀態(tài)。iI從零起先增大，并隨vI增加急劇上升。留意：由于CMOS門電路輸入端的絕緣層使輸入的阻抗極高，若有靜電感應(yīng)會在懸空的輸入端產(chǎn)生不定的電位，故 CMOS門電路的輸入端不允許懸空。二、輸出特性VOL≈0二、輸出特性VOH≈VDD§3.3.4CMOS反相器的動態(tài)特性

一、傳輸延遲時(shí)間tviotvoo50%50%tpdHLtpdLH平均傳輸時(shí)間二、溝通噪聲容限噪聲電壓作用時(shí)間越短、電源電壓越高，溝通噪聲容限越大。三、動態(tài)功耗

反相器從一種穩(wěn)定狀態(tài)突然變到另一種穩(wěn)定狀態(tài)的過程中，將產(chǎn)生附加的功耗，即為動態(tài)功耗。

動態(tài)功耗包括：負(fù)載電容充放電所消耗的功率PC和PMOS、NMOS同時(shí)導(dǎo)通所消耗的瞬時(shí)導(dǎo)通功耗PT。在工作頻率較高的狀況下，CMOS反相器的動態(tài)功耗要比靜態(tài)功耗大得多，靜態(tài)功耗可忽視不計(jì)?！?.3.5其他類型CMOS門電路

1.與非門一、其他邏輯功能的CMOS門電路輸入任一輸入端為低時(shí)，如：設(shè)vA=0vA=0斷開導(dǎo)通vO=1輸入全為高電平vA=1vB=1導(dǎo)通斷開vO=02.或非門比較與非門任一輸入端為高時(shí)，如設(shè)vA=1vA=1導(dǎo)通斷開vO=0輸入端全為低時(shí)vA=0vB=0斷開導(dǎo)通vO=13.帶緩沖級的CMOS門電路帶緩沖級的與非門電路

帶緩沖級的門電路其輸出電阻、輸出高、低電平以及電壓傳輸特性將不受輸入端數(shù)目的影響。電壓傳輸特性的轉(zhuǎn)折區(qū)也變得更陡。二、漏極開路輸出門電路（OD門）一般門電路輸出不能干脆連在一起“線與”！ABYCD10產(chǎn)生一個(gè)很大的電流需將一個(gè)MOS管的漏極開路構(gòu)成OD門。----類似TTL電路的OC門。ABYOD門的邏輯符號及函數(shù)式以及輸出端運(yùn)用方法都與OC門相同。如:與非門OD門輸出端可干脆連接實(shí)現(xiàn)線與。但需加一上拉電阻。&ABY上拉電阻的計(jì)算方法同TTL門電路。①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時(shí)，T1和T2都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣，呈高阻態(tài)。三、CMOS傳輸門②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時(shí)，T1和T2至少有一個(gè)導(dǎo)通，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，呈低阻態(tài)，vo＝vi。1.雙向模擬開關(guān)：C=1時(shí)，TG導(dǎo)通（SW開關(guān)合上）；C=0時(shí)，TG截止（SW開關(guān)斷開）；CMOS傳輸門的作用：導(dǎo)通電阻有幾十歐姆TG1TG2ABYA=1、B=0時(shí)，TG1截止，TG2導(dǎo)通，Y=B=1;′2.組成邏輯電路例：A=0、B=0時(shí)，TG2截止，TG1導(dǎo)通，Y=B=0;四、CMOS三態(tài)門三態(tài)門有三種狀態(tài):高電平、低電平、高阻態(tài)。AYAYEN低電平有效高電平有效=0時(shí)，Y=A

EN=1時(shí)，Y=A習(xí)題3.7§3.3.6CMOS電路的特點(diǎn)

CMOS電路的優(yōu)點(diǎn)(與TTL電路比較）1.靜態(tài)功耗小。(比TTL電路小得多)2.允許電源電壓范圍寬(318V）。3.扇出系數(shù)大（負(fù)載實(shí)力強(qiáng)），噪聲容限大。CMOS電路的正確運(yùn)用（P101）1．輸入電路的靜電疼惜2．多余的輸入端不能懸空。3．輸入電路需過流疼惜TTL門：邏輯1的處理：將多余的輸入端通過上拉電阻 （1~3K）接電源正端或通過大電阻接地或懸空;邏輯0的處理：干脆把多余端接地。CMOS電路： 邏輯1的處理：將多余的輸入端干脆接VDD； 邏輯0的處理：將多余的輸入端干脆接地。3.5TTL門電路§3.5.1雙極型三極管的開關(guān)特性在數(shù)字電路中，三極管作為開關(guān)元件，主要工作在飽和和截止兩種開關(guān)狀態(tài).雙極型三極管的基本開關(guān)電路：只要參數(shù)合理：vI=VIL時(shí)，T截止，vO=VOH≈VccvI=VIH時(shí)，T飽和導(dǎo)通，vO=VOL<0.7V非門三極管的動態(tài)開關(guān)特性：從二極管已知，PN結(jié)存在電容效應(yīng)在飽和與截止兩個(gè)狀態(tài)之間轉(zhuǎn)換時(shí)，iC的變更將滯后于vI，則vO的變更也滯后于vI存儲時(shí)間ts:從輸入信號降到-VB1到ic降到0.9ICS所須要的時(shí)間；下降時(shí)間tf:ic從0.9ICS降到0.1ICS所須要的時(shí)間。

關(guān)閉時(shí)間toff=ts+tf就是存儲電荷消散的時(shí)間

開通時(shí)間ton=td+tr就是建立基區(qū)電荷時(shí)間延遲時(shí)間td:從+VB2加到集電極電流ic上升到0.1ICS所須要的時(shí)間；上升時(shí)間tr:ic從0.1ICS到0.9ICS所須要的時(shí)間；三極管非門（反相器）三極管的基本開關(guān)電路就是非門 為保證VI=VIL時(shí)T牢靠截止， 可在輸入接入負(fù)壓VEE

AY習(xí)題3.11集成門電路雙極型TTL(Transistor-TransistorLogic

IntegratedCircuit,

TTL)NMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）TTL—晶體管-晶體管邏輯集成電路MOS—金屬氧化物半導(dǎo)體場效應(yīng)管集成電路§3.5.2TTL反相器輸入級反相級輸出級稱為推拉式電路或圖騰柱輸出電路一、TTL反相器的電路結(jié)構(gòu)和工作原理1.輸入為低電平（0.2V）時(shí)三個(gè)PN結(jié)導(dǎo)通需2.1V0.9V不足以讓T2、T5導(dǎo)通T2、T5截止0.2V1.輸入為低電平（0.2V）時(shí)vovo=5－vR2－vbe4－vD2≈3.4V

輸出高電平T2、T5截止導(dǎo)通2.輸入為高電平（3.4V）時(shí)電位被嵌在2.1V全導(dǎo)通vB1=VIH+VON=4.1V放射結(jié)反偏1V截止T2、T5飽和導(dǎo)通vo=VCE5≈0.3V輸出低電平3.4V可見，無論輸入如何，T4和T5總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負(fù)載實(shí)力很強(qiáng)。輸入為低電平常：T4導(dǎo)通T5截止，輸出為高電平。輸入為高電平常：T5導(dǎo)通T4截止，輸出為低電平。二、TTL反相器的電壓傳輸特性

VOH2.4V,VOL

0.4V合格

典型值:VOH=3.4VVOL

0.3V

輸入低電平時(shí)噪聲容限：輸入高電平時(shí)噪聲容限：三、輸入端噪聲容限

在保證輸出高、低電平基本不變的條件下,輸入電平的允許波動范圍稱為輸入端噪聲容限。TTL門電路的參數(shù)：TTL門電路的輸入噪聲容限：

VNH=VNL=0.4V一.輸入特性

vI～i

I:§3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性輸入短路電流IIS(IIL)高電平輸入電流IIH≈40uA低電平輸入電流IIL≈-1mA二.輸出特性一：高電平輸出特性

vOH～iL(iO)TTL反相器高電平輸出特性由于受到功耗的限制手冊上給出的高電平輸出電流的最大值要比5mA小得多。74系列IOH(max)=0.4mA留意p120圖中iL的參考方向拉電流二.輸出特性二：低電平輸出特性vOL

～iL(iO)TTL反相器低電平輸出特性IOL(max)≈16mA0.2V灌電流探討前后級之間電流的聯(lián)系？IIH=40uAIIL≈1mAIOH(max)=0.4mAIOL(max)≈16mAIOII前級輸出為高電平常前級（驅(qū)動門）后級（負(fù)載門）前級流出電流IOH（拉電流）1發(fā)射結(jié)反偏,輸入電流IIH很小(幾十μA)前級流出電流IOH(拉電流）后級流入電流IIH前級輸出為低電平常前級（驅(qū)動門）后級（負(fù)載門）0流入前級的電流IOL

(灌電流)輸入低電平常的IIL，大約為1mA。流入前級電流IOL(灌電流）后級流出電流IIL扇出系數(shù):－－驅(qū)動同類門的個(gè)數(shù)。灌電流工作時(shí)：拉電流工作時(shí)：扇出系數(shù)NO取NOL、NOH中較小的一個(gè)。扇出系數(shù)－－衡量門電路的帶負(fù)載實(shí)力。IILIOLIIHIOHIIH=40uAIIL≈1mAIOH(max)=0.4mAIOL(max)≈16mA例3.5.2解：VOL=0.2V時(shí)，驅(qū)動門輸出電流IOL=16mA,每個(gè)負(fù)載門的輸入電流為IIL=－1mA。VOH=3.2V時(shí)，手冊規(guī)定|IOH|<0.4mA,故取|IOH|=0.4mA;每個(gè)負(fù)載門的輸入電流為IIH=40μA。所以扇出系數(shù)NO=10輸入端“1”,“0”？三.輸入端負(fù)載特性1.4在確定范圍內(nèi)，uI隨RP的增大而上升。當(dāng)RP增大到使uI達(dá)到1.4V后，uB1=2.1V，這時(shí)T2和T5飽和導(dǎo)通，uI、uB1不再隨RP增大而變更.

(1)關(guān)門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RP

的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF≈0.7kΩ

(2)開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RP

的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。

數(shù)字電路中要求輸入負(fù)載電阻RP≥RON或RP≤ROFF，否則輸入信號將不在凹凸電平范圍內(nèi)。1.4輸入端懸空，uI=？

相當(dāng)于接高電平。10KΩ例：推斷如圖TTL電路輸出為何狀態(tài)？Y0=010

Y1=1

Y01110ΩY1Y2=010VCCY210KΩ§3.5.4TTL反相器的動態(tài)特性一、傳輸延遲時(shí)間tviotvoo50%50%tpdHLtpdLH平均傳輸時(shí)間平均傳輸延遲時(shí)間tpd表征了門電路的開關(guān)速度。反相器作用

三.TTL反相器的電源動態(tài)尖峰電流§3.5.5其他類型的TTL門電路一.其他邏輯功能的門電路輸入端改成多放射極三極管1.與非門例習(xí)題3.18TTL集成門電路的封裝：雙列直插式

如：TTL門電路芯片（2輸入四與非門，型號74LS00

)地GND外形管腳電源VCC（+5V）74LS0074LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。門GP輸出低電平時(shí)，設(shè)可帶同類門數(shù)為NOL：解：門GP輸出的高電平時(shí)，設(shè)可帶同類門數(shù)為NOH：扇出系數(shù)=7GPG1Gn例：已知74S00門電路GP參數(shù)為：IOH/IOL=-1.0mA/20mA;IIH/IIL=50μA/-1.43mA試求門GP能驅(qū)動多少同類門？22.867兩方框中電路相同A為高電平常，T2、T5同時(shí)導(dǎo)通，T4截止，輸出Y為低電平。B為高電平常，T2′、T5同時(shí)導(dǎo)通，T4截止，輸出Y為低電平。A、B都為低電平常，T2、T2′同時(shí)截止，T5截止，T4導(dǎo)通，輸出Y為高電平。2.或非門2輸入四或非門與或非門3.與或非門與或4.異或門與或非4.異或門與或非或非74LS86習(xí)題3.134.異或門二.集電極開路門（OC門）一般與非門輸出確定不能干脆連接“線與”！10產(chǎn)生一個(gè)很大的電流，燒壞三極管ABYCDG1G2Y集電極開路門（OC門）集電極懸空T4R4OC門輸出端可干脆連接，‘線與’。集電極開路門（OC門）V’ccRL;Y=0;Y=1OC門實(shí)現(xiàn)的’線與’VCCVILVILVILRLRL的選擇：IOHIIHn個(gè)m個(gè)VOH負(fù)載門輸入端個(gè)數(shù)VIHVILVILVCCRLVOLm′個(gè)IOLIIL負(fù)載門個(gè)數(shù)由于與非門的輸入端為多放射極，只要一個(gè)輸入端為低電平，T2、T5就截止。所以此處m′為負(fù)載門個(gè)數(shù)若為或非門，m′是輸入端的個(gè)數(shù)，而不是負(fù)載門的數(shù)目。例3.5.5RL的選擇：當(dāng)僅一個(gè)OC門導(dǎo)通時(shí)

三.三態(tài)輸出門

（TS門)---在一般門電路的基礎(chǔ)上附加限制電路。EN′A