嵌入式復(fù)習(xí)題

一簡答什是嵌入式系統(tǒng)？嵌入式系統(tǒng)的特點(diǎn)是什么？答：以應(yīng)用為中心，以電腦技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能，可靠性，成本，體積，功耗嚴(yán)格要求的專用電腦系統(tǒng)特點(diǎn)：與應(yīng)用密切相關(guān)，實(shí)時(shí)性，復(fù)雜的算法，制造成本，功耗，開發(fā)和調(diào)試，可靠性，體積簡說明嵌入式系統(tǒng)的硬件組成和軟件組成。答硬組成：微處理器，存儲器，輸入設(shè)備和輸出設(shè)備。軟件組成：操作系統(tǒng)，文件系統(tǒng)，圖形用戶接口，網(wǎng)絡(luò)系統(tǒng)，通用組建模塊。S3C2410A的AHB總上連接了那些控制器總線上連接了那些部件？控制器DMA線控制器主制器斷控制器，電源管理，Nandflash控器，儲存器控制器。APB：用異步收發(fā)器，內(nèi)部集成電路總線設(shè)備控制器，集成電路內(nèi)部聲音總主制器I/O端定時(shí)定時(shí)時(shí)鐘〔線控制器A/D轉(zhuǎn)器，串外設(shè)接口，定時(shí)脈寬調(diào)制。ARM體系結(jié)構(gòu)支持幾種類型的異常，并說明其異處理模式和優(yōu)先級狀態(tài)？答，支持7種型的異常異常處理過程入常PC→，→SPSR，置CPSR的行模式位，跳轉(zhuǎn)到相應(yīng)的異常處理程序?；亍矻R→，→，假設(shè)在進(jìn)入常處理時(shí)設(shè)置中斷禁止位，要在此清楚，復(fù)位異常處理程序不需要返回。＞據(jù)中指＞快速中斷請求〔ＦＩＱ〕＞中斷請求〕＞指令預(yù)取中止＞未定義指令和軟件中止。存器生長堆?？煞譃槟膸追N？各有什么特點(diǎn)？4種滿遞增堆棧，滿遞減堆棧，空遞增堆棧，空遞減堆棧。簡存儲器系統(tǒng)層次結(jié)構(gòu)及特點(diǎn)。答：層次結(jié)構(gòu)主要表達(dá)主”層次和主輔Cache，存儲器，輔助存儲器主解決和主存速度不匹配的問題者要解決存儲器系統(tǒng)的問題。在存儲器體系中Cache、主存能與CPU直接交換信息輔則要通過主存與CPU交信息主與、Cache、輔存都能交換信息。簡I2S總線口啟與止程通過I2S控寄存器IISCON控制寄存器IISCON的址為禁止當(dāng)控制寄存器IISCON的址為1=I2S允〔開始8.簡ARM系統(tǒng)的中處過。中斷處理過程包括中請求中斷排隊(duì)或中斷判優(yōu)、中斷響應(yīng)斷處理和中斷返回ARM微處理器支持哪幾種運(yùn)行模式？各運(yùn)行模式什么特點(diǎn)？：戶模式。絕大部分的任務(wù)執(zhí)行都在這種操作模式下，此為正常的程序執(zhí)行模式。FIQ：快速中斷模式。支持?jǐn)?shù)傳送或通道處理。：普通中斷模式用于一半中斷處理。Supervisor：管理模式。一種操作系統(tǒng)受保護(hù)的式。：中止模式。在訪問數(shù)據(jù)止后或指令預(yù)取中止后進(jìn)入中止方式。僅

System：統(tǒng)模式。是操作系統(tǒng)一種特權(quán)級的用戶方式。Undef：未定義模式。當(dāng)執(zhí)行未定義指令時(shí)會(huì)進(jìn)這種操作模式。10.當(dāng)，選擇不同的時(shí)鐘分頻1/2、1/41/81/16〕輸入，分別計(jì)算定時(shí)器最小分辨率、最大分辨率及最大定時(shí)區(qū)間。答小辨率時(shí)輸入時(shí)頻=ＰＬＫ{(lán)ｐｒｓｃａｌｅｒ＋１／{ｄｉｖｉｄｅｒ值＝６６.5/{0+1}/{2}=33.2500(MHz)一個(gè)計(jì)數(shù)脈沖時(shí)間1/33.2500MHz=0.0300(us)最大分辨率：定時(shí)器輸入時(shí)鐘頻=｛255+1｝一個(gè)計(jì)數(shù)脈沖的時(shí)間〕最大定時(shí)區(qū)間：由于TCNTBn=65535，數(shù)到共65536個(gè)數(shù)脈沖，所以〔11.分如圖I2S總時(shí)圖說其作過。在I2SLRCK改后經(jīng)過個(gè)時(shí)鐘周期之后，發(fā)送器發(fā)送下一個(gè)字的最高有效位。串?dāng)?shù)據(jù)通過發(fā)送器發(fā)送然步可以使用時(shí)鐘信號的后高到低前從到高然后在串行時(shí)鐘信號的前沿，串行數(shù)據(jù)必須被鎖存到接收器。由于個(gè)限制，傳送數(shù)據(jù)被同步只能使用時(shí)鐘信號的前沿。左右聲道選擇線指示正在傳送的數(shù)據(jù)所在的聲道。I2SLRCK能夠在串行時(shí)鐘信號的后或前沿改變而它的長度不需要對稱。在從設(shè)備，I2SLRCK信號在時(shí)鐘信號的前沿被鎖存在最高有效位被傳送的前一個(gè)周期改變。12.S3C2410A與UAD1341通I2S總接口連，試述音頻數(shù)據(jù)傳送過程。答：處理器通過IIS總接口，控制音頻數(shù)據(jù)在s3c2410內(nèi)與UDA1341TS之傳送。連接在上麥克風(fēng)信號在內(nèi)經(jīng)過轉(zhuǎn)換器，轉(zhuǎn)換成二進(jìn)制數(shù)串通過引送到S3C2410的IIS模在IIS模中數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)然后使用通常存取方式或存方式，將并行數(shù)據(jù)保存的內(nèi)存中，而內(nèi)存中要輸出的音頻數(shù)據(jù)使用通常存取方式或DMA存方式，將數(shù)據(jù)并行傳送到IIS模在IIS中轉(zhuǎn)換成串行數(shù)據(jù)，串行通過DATAI引腳送到UDA1314TS，片內(nèi)經(jīng)過轉(zhuǎn)換器，變成模擬信號，經(jīng)過驅(qū)動(dòng)器，驅(qū)動(dòng)揚(yáng)聲器。僅

13.簡控制器組成及數(shù)據(jù)流描述。LCD控器包括ＬＣ定時(shí)控制輯單元以及組。當(dāng)傳送請求由總線仲裁器接收時(shí)，4個(gè)續(xù)的字?jǐn)?shù)據(jù)由系統(tǒng)存儲器幀緩沖區(qū)傳送到LCDCDMA內(nèi)的。全部FIFO大為28個(gè)字，別由12個(gè)字的FIFOL和16個(gè)的FIFOH組。使用和FIFOH，用來支持雙掃顯示模式，在單掃描顯示模式，僅有FIFO中個(gè)，即FIFOH能被使用。14.以是S3C2410A的口邏輯方框圖，試分析其組成和工作原理。僅

一個(gè)波特率發(fā)生器、一個(gè)發(fā)送器、一個(gè)接收器和一個(gè)控制單元。波特率發(fā)生器使PCLK或UEXTCLK時(shí)鐘。發(fā)送器和接收器各有一個(gè)16字的寄器和移位器。在FIFO方式，要發(fā)的數(shù)據(jù)先寫入寄存器然復(fù)制到發(fā)送移位器通發(fā)送數(shù)據(jù)引腳TxDn移輸出；而收數(shù)據(jù)從接收數(shù)據(jù)引腳RxDn輸入并移位然后從接收移位器復(fù)制到寄存器、二

程分。以程主過加釋幷出序能1.

匯程：IsrIRQsubsp,sp,#4；stmfdsp｝

//堆指針—送sp//保存R8,R9ldrr9，INTOFFSET取中偏移寄存器地ldrr9，；

//將該r9內(nèi)作為地址，讀該單元數(shù)據(jù)r9ldrr8，；讀中斷量表首地址addr8，，；的值邏輯左移2位，加r8，和送。ldrr8,[r8]；strr8[sp,#8ldmfdsp!，{r8-r9,pc}；

將該r8內(nèi)作為地址，讀該單元數(shù)據(jù)送r8//先索引數(shù)據(jù)寫入sp+8做址的寄存器中不回寫。//將sp指的儲存單元多字?jǐn)?shù)據(jù)，裝入r8-r9地址單元，pc中。程實(shí)的能IRQ中服程課本2.C語言序rGPFCON|=2<<0|2<<4;//

將GPF0配置成EINT0和配置成rGPGCON|=2<<6|2<<22;//將，GPG11配置成EINT11,EINT19功能rINTMOD=0;中模式配為中rEXTINT0|=4<<0|4<<8;//將和信號方式設(shè)置為上升沿觸發(fā)rEXTINT1|=4<<12;//將EINT11信方式配置為上升沿觸發(fā)rEXTINT2|=4<<12;//將EINT19信方式配置為上升沿觸發(fā)//rINTMSK&=~(1<<0|1<<2|1<<5);//EINT0,EINT2,EINT8_23對應(yīng)屏蔽位置，允許服務(wù)程實(shí)的能中初化課3.C語言序voidTest_Touchpanel(void)僅

{rADCDLY=50000;//Normalconversionmodedelayabout開或區(qū)間延時(shí)rADCCON=(1<<14)+(ADCPRS<<6);//ADCPRSEn,ValuerADCTSC=0xd3;//Wfait,XP_PU,XP_Dis,XM_Dis,YP_Dis,YM_EnpISR_ADC=(int)AdcTsAuto;//設(shè)置中斷程入口地址rINTMSK=~BIT_ADC;//ADCTouchScreenbitclear中屏蔽寄存器中，不屏蔽rINTSUBMSK=~(BIT_SUB_TC);不蔽子中斷INT_TC等鍵盤輸入，等待期間可以按下觸摸屏觸針，進(jìn)入中斷處理程序rINTSUBMSK|=BIT_SUB_TC;//屏子中斷INT_TCrINTMSK|=BIT_ADC;中屏蔽寄存器中，屏蔽INT_ADC}程實(shí)的能測觸屏4.匯語ldrldrr3,[r0]movorrr1,#BIT_SELFREFRESHstr[r0];EnableSDRAMself-refresh使SDRAM自動(dòng)新mov可不要subsr1,r1,#1%B0

;waituntilself-refreshisissued.maynotbe等待新也四設(shè)與程每10分共20〕設(shè)程序，寫出現(xiàn)LED1~LED4輪流閃爍的主程序代碼。已知，考慮分頻函數(shù)FCLK:HCLK:PCLK按計(jì)，使用口GPB0、、、3為LED控端口，低電平點(diǎn)亮。功描述配置端口B引端，使用位21:0]，別對端的個(gè)腳端進(jìn)行配置。00：入01：輸出；10：2功11保留程序代碼：僅

voiddely(U32tt){U32i;for(;tt>0;tt--){for(i=0;i<10000;i++){}}}intMain(intargc,char**argv){inti;U8key;U32mpll_val=0;intdata;mpll_val(92<<12)|(1<<4)|(1);//initFCLK=400M,sochangeMPLLfirstChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);MMU_DisableICache();MMU_DisableDCache();rGPBCON=0x155555;data=0x06;while(1){rGPBDAT=(data<<5);dely(120);data=~data;}return}僅

2.根Nand制工原，在中出S3C2410A的控制與K9F2808U0C片連關(guān)，簡描其操過。3.S3C2410A的LCD控器始化程序主要包括配置LCD引腳用到的GPIO設(shè)置LCDCON寄存器參數(shù)等。試配置端、端的相關(guān)引腳LCD能引腳。寫出端口配置初始化程序。voidLcd_Port_Init(void){rGPCUP=0xffffffff;rGPCCON=0xaaaaaaaa;rGPDUP=0xffffffff;rGPDCON=0xaaaaaaaa;rGPCCON|=2<<12|2<<14|2<<16;”InitializingGPIOports\n”);4.用S3C2410A或S3C2440的口1實(shí)串口通信計(jì)帶流量控制的簡單收發(fā)程序，包括初化序發(fā)送程和接收序所用寄存器描述如下：僅

位[6][5:3][2][1:0]

描述0：正常模式；：外模式0xx：奇偶校驗(yàn)；：校驗(yàn)：偶校驗(yàn)110：制奇偶校驗(yàn)／校驗(yàn)；：制奇偶校驗(yàn)／校驗(yàn)0：每幀個(gè)止；：每幀個(gè)停止位00：位；：位10：7位；：位的位功能波特率時(shí)鐘選擇發(fā)送中斷請求類型選擇接收中斷請求類型選擇Rx超中斷使能控制接收錯(cuò)誤狀態(tài)中斷使能控制回送模式選擇發(fā)送模式選擇接收模式選擇UMCONn的功能AFC使請求發(fā)送

位[10][9][8][7][6][5][3:2][1:0]位[4][0]

描述0：使用PCLK1：用0：脈沖；：平0：脈沖；：平0：禁止；：能0：禁止；：能0：正常模式；：回送模式00：止；01：中斷請求或查詢模式；00：止；01：中斷請求或查詢模式；描述0：禁止；：能0：RTS無；：RTS有效等等已定義宏如下：#defineWrUTXH0(ch)(*(volatileunsignedchar*)0x50000020)=(unsignedchar)(ch)#define(*(volatileunsignedchar程序設(shè)計(jì)〔要求加注釋voidUart_Init，baud)｛inti;〔〕pclk＝PCLK;Switch(nchannel){case：//UART0rUFCON0=0x0;//UART0控制寄存器FIFO禁止rUMCON0=0x0;//UART0MODEM制寄存器AFC禁rULCON0＝行制寄存器：正常模式，無奇偶校驗(yàn)，位止位位數(shù)據(jù)位＝0x245控寄存器rUBRDIV0．/baud+0.5)-1);波率因子寄存器break;僅

case：//UART1case：//UART2default:break;}〔＝i<100;〕}voidUart_SendByte〔〕｛〔〕｛〔data==＼〕｛while〔＆〕Delay〔//時(shí)，與終端速度有關(guān)〔＼’｝＆；//等，直到發(fā)送狀態(tài)就緒〔〔｝}char〔〕｛〔＝＝〕｛〔＆〕//UART0接收到數(shù)據(jù)return〔elsereturn；｝}5.使用的A/D轉(zhuǎn)換器進(jìn)行模擬信號到數(shù)字信號的轉(zhuǎn)換。寫出初始化函數(shù)和讀取轉(zhuǎn)換結(jié)果的函數(shù)。ADCDAT0位

位

描述XPDATA〔正常〕[9:0]定義與／轉(zhuǎn)相關(guān)的寄存器

X位的轉(zhuǎn)換數(shù)據(jù)值〔包括正常A/D換的數(shù)據(jù)值值圍0～3FF僅

#definerADCCON〔〔0x58000000〕控制寄存#define〔〔volatileunsigned*〕〕觸屏控制寄存器#define*〔unsigned*〕〕//ADC啟動(dòng)或間隔延時(shí)寄存器#define〔〔volatile〕0x5800000c〕//ADC轉(zhuǎn)數(shù)據(jù)寄存器0#define〔〔volati1e0x58000010〕//ADC轉(zhuǎn)數(shù)據(jù)寄存器程序設(shè)計(jì)〔要求加注釋6.S3C2440的bank6使位據(jù)線SDRAM芯片連，每SDRAM為32MB存空，位據(jù)線試出者間連電圖在列中S芯引引線標(biāo)連到芯片的應(yīng)腳稱簡單描述工作原理：地址總線ADDR[25:24]分與SDRAM的BA1BA0連接，選擇芯片內(nèi)部的。由于數(shù)據(jù)總線為32位所以地址總線被忽略，地址總線僅

與SDRAM的A[12:0]接，傳行地址和列地址總U6連接低十六位，連高十位。一填空“嵌性、專用”“電腦系”是嵌入式系統(tǒng)的三個(gè)基本要素。IP核分軟核硬、固。嵌式系統(tǒng)通常由包含有嵌入式處理器、嵌入式操作系統(tǒng)、應(yīng)用軟件和外圍設(shè)備口的嵌式腦統(tǒng)執(zhí)行置被控對象〕組成。嵌式腦統(tǒng)整個(gè)嵌入式系統(tǒng)的核心，可以分為硬件層、中間層、系統(tǒng)軟件層和應(yīng)用軟件層。硬層中包含嵌入式微處理器、存儲器、通用設(shè)備接口和I/O接。嵌入式微處理器是嵌入式系統(tǒng)硬件層的核心。系初始化過程按照自底向上、從硬件到軟件的次序依次可以分片級始板級始和系級始3個(gè)主要環(huán)節(jié)。系軟件層通常包含有實(shí)時(shí)多任務(wù)操作系統(tǒng)Real-timeOperation，件系統(tǒng)形戶接GraphicUserInterface系及通用組件模塊組成是嵌入式應(yīng)用軟件的基礎(chǔ)和開發(fā)平臺。8.ARM處理器共有37個(gè)寄存器31個(gè)通用寄存器6個(gè)態(tài)寄存器寄存器R13通用作棧針稱作SP寄器作程鏈寄器也稱鏈寄器LK〔LinkFIQ模式7個(gè)分組寄器～R14映射R8_fiq～R14_fiq在ARM態(tài)，許處沒要存何寄器User、IRQ、Supervisor、和模式一種包兩分的存R13和R14的映射許種式有己堆和接寄存。10.寄器R15用程計(jì)器PC。ARM狀，位］為0，位［31:2］保。11.程狀態(tài)寄存器CPSR的NC、V分指-------指、指------0]用做------。12.ARM指集致分類：支跳轉(zhuǎn)指、儲訪指、據(jù)理令、序態(tài)存指、常斷令協(xié)理指。指令解析舉例：13.LDRR0,[R1]；將存儲器地址為的字?jǐn)?shù)據(jù)讀入寄存器。14.STRR0[R1]，8；中字?jǐn)?shù)據(jù)寫入以R1為地址的存儲器中，并將新地址R1＋寫R115.ADDSR1,R1,#1；法指令R1＋＝R1影響CPSR寄器，帶有S16.LDMFDR13!{R0R4-R12PC}；堆棧內(nèi)容恢復(fù)到寄存R0R4R12LR17.S3C2410A的CPU內(nèi)采用的是16/32位ARM920T內(nèi)核，同時(shí)還采用了〔先進(jìn)的微控制器總線體系結(jié)構(gòu)〕新型總線結(jié)構(gòu)。18.采用了AMBA總和高緩存體系結(jié)構(gòu)，該結(jié)構(gòu)具有獨(dú)立的16KB指令和數(shù)Cache，每個(gè)Cache都由8字的行組成的。19.2個(gè)USB主設(shè)接口1個(gè)USB從接口20.117位用I/O口通外部中斷源；21.

電源控制模式有正常、慢速、空閑和電源關(guān)斷4種式22.ARM處器支持用戶、快中斷、中斷、管理、中、系統(tǒng)和未定義等7種處理器模式，除了用戶模式外，其余的均為特權(quán)模式；僅

23.ARM微理支持種型堆，：滿遞堆、滿減堆棧、空增堆棧、遞減堆。24.25.8通10位和摸接口；26.支持?。蠖朔绞?7.ARM體結(jié)構(gòu)使用單一、線性地址空間。將字節(jié)地址做為無符號數(shù)看待，范圍為～32－28.地址空間：個(gè)儲器bank，bankbyte共1GB29.對字齊地A，地址間則求下地位A的由址A、A＋1、＋A＋的節(jié)成地位A的字地為A和A＋字組；地位A＋半由址A＋A＋的節(jié)成地位A的由址A和A＋半組。30.ARM系使存儲映I/O。I/O口使用定存器址當(dāng)這地加〔于入或這地存〔于出時(shí)完I/O功。31.bank0～bank6都用固定的bank起地。32.每bank支可編程的8/16/32位據(jù)總線寬度33.總寬度和待寄存器：來設(shè)置總線寬的和等待狀態(tài)。34.Bank控寄存器：制bank的片選，訪問周期。35.刷控制寄器：SDRAM的刷新控制寄存器。36.BANKSIZE寄器：用設(shè)置BANK的量。37.支持從Flash存器和Flash兩種啟方式Flash模下用KB內(nèi)部緩沖器用于啟動(dòng)引導(dǎo)38.Cache存器采用直達(dá)〕寫回〔〕作更新主存儲器。39.每個(gè)引腳端的功能通端口制存〔〕定義〔配置4