數(shù)字電子技術(shù)教案

數(shù)字電子技術(shù)第1章數(shù)字電子技術(shù)基礎(chǔ)學(xué)習(xí)要點(diǎn)：二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡(jiǎn)基本邏輯門電路的邏輯功能第1章數(shù)字電子技術(shù)基礎(chǔ)1.1數(shù)字電子技術(shù)基礎(chǔ)1.2數(shù)制與編碼1.3邏輯代數(shù)基礎(chǔ)1.4邏輯函數(shù)的化簡(jiǎn)1.5邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換1.6門電路退出1.1數(shù)字電路概述1.1.1數(shù)字信號(hào)與數(shù)字電路1.1.2數(shù)字電路的特點(diǎn)與分類退出1.1.1數(shù)字信號(hào)與數(shù)字電路模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。uu模擬信號(hào)波形數(shù)字信號(hào)波形tt對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱為模擬電路。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。1.1.2數(shù)字電路的的特點(diǎn)與分類（1）工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個(gè)邏輯值）。（2）在數(shù)字電路中，研究的主要問(wèn)題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的關(guān)系。（3）對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可。1、數(shù)字電路的特點(diǎn)2、數(shù)字電路的分類（2）按所用器件制作工藝的不同：數(shù)字電路可分為雙極型（TTL型）和單極型（MOS型）兩類。（3）按照電路的結(jié)構(gòu)和工作原理的不同：數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路兩類。組合邏輯電路沒(méi)有記憶功能，其輸出信號(hào)只與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而與電路以前的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路具有記憶功能，其輸出信號(hào)不僅和當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路以前的狀態(tài)有關(guān)。（1）按集成度分類：數(shù)字電路可分為小規(guī)模（SSI，每片數(shù)十器件）、中規(guī)模（MSI，每片數(shù)百器件）、大規(guī)模（LSI，每片數(shù)千器件）和超大規(guī)模（VLSI，每片器件數(shù)目大于1萬(wàn)）數(shù)字集成電路。集成電路從應(yīng)用的角度又可分為通用型和專用型兩大類型。本節(jié)小結(jié)

數(shù)字信號(hào)的數(shù)值相對(duì)于時(shí)間的變化過(guò)程是跳變的、間斷性的。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。模擬信號(hào)通過(guò)模數(shù)轉(zhuǎn)換后變成數(shù)字信號(hào)，即可用數(shù)字電路進(jìn)行傳輸、處理。1.2數(shù)制與編碼1.2.1數(shù)制1.2.2數(shù)制轉(zhuǎn)換1.2.3編碼退出（1）進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱進(jìn)位制。1.2.1數(shù)制（2）基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。（3）位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。數(shù)碼為：0～9；基數(shù)是10。運(yùn)算規(guī)律：逢逢十進(jìn)一，即即：9＋1＝10。十進(jìn)制數(shù)的權(quán)權(quán)展開(kāi)式：1、十進(jìn)制５５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱為十進(jìn)制的的權(quán)。各數(shù)位位的權(quán)是10的冪。同樣的數(shù)碼在在不同的數(shù)位位上代表的數(shù)數(shù)值不同。＋任意一個(gè)十進(jìn)進(jìn)制數(shù)都可以以表示為各個(gè)個(gè)數(shù)位上的數(shù)數(shù)碼與其對(duì)應(yīng)應(yīng)的權(quán)的乘積積之和，稱權(quán)權(quán)展開(kāi)式。即：(5555)10＝5×103＋5×102＋5×101＋5×100又如：(209.04)10＝2×102＋0×101＋9×100＋0×10－1＋4×10－22、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢逢二進(jìn)一，即即：1＋1＝10。二進(jìn)制數(shù)的的權(quán)展開(kāi)式式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法規(guī)則：：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：：0.0=0，0.1=0，1.0=0，1.1=1運(yùn)算規(guī)則各數(shù)位的權(quán)權(quán)是２的冪冪二進(jìn)制數(shù)只只有0和1兩個(gè)數(shù)碼，，它的每一一位都可以以用電子元元件來(lái)實(shí)現(xiàn)現(xiàn)，且運(yùn)算算規(guī)則簡(jiǎn)單單，相應(yīng)的的運(yùn)算電路路也容易實(shí)實(shí)現(xiàn)。數(shù)碼為：0～7；基數(shù)是8。運(yùn)算規(guī)律：：逢八進(jìn)一一，即：7＋1＝10。八進(jìn)制數(shù)的的權(quán)展開(kāi)式式：如：(207.04)10＝2×82＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八進(jìn)制4、十六進(jìn)制制數(shù)碼為：0～9、A～F；基數(shù)是16。運(yùn)算規(guī)律：：逢十六進(jìn)進(jìn)一，即：：F＋1＝10。十六進(jìn)制數(shù)數(shù)的權(quán)展開(kāi)開(kāi)式：如：(D8.A)2＝13×161＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)權(quán)是8的冪各數(shù)位的權(quán)權(quán)是16的冪結(jié)論①一般地，，N進(jìn)制需要用用到N個(gè)數(shù)碼，基基數(shù)是N；運(yùn)算規(guī)律為為逢N進(jìn)一。②如果一個(gè)個(gè)N進(jìn)制數(shù)M包含ｎ位整整數(shù)和ｍ位位小數(shù)，即即(an-1an-2…a1a0·a－1a－2…a－m)2則該數(shù)的權(quán)權(quán)展開(kāi)式為為：(M)2＝an-1×Nn-1＋an-2×Nn-2＋…＋a1×N1＋a0×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權(quán)展開(kāi)式式很容易將將一個(gè)N進(jìn)制數(shù)轉(zhuǎn)換換為十進(jìn)制制數(shù)。1.2.2數(shù)制轉(zhuǎn)換（1）二進(jìn)制數(shù)數(shù)轉(zhuǎn)換為八八進(jìn)制數(shù)：：將二進(jìn)進(jìn)制數(shù)由小小數(shù)點(diǎn)開(kāi)始始，整數(shù)部部分向左，，小數(shù)部分分向右，每每3位分成一組組，不夠3位補(bǔ)零，則則每組二進(jìn)進(jìn)制數(shù)便是是一位八進(jìn)進(jìn)制數(shù)。將N進(jìn)制數(shù)按權(quán)權(quán)展開(kāi)，即即可以轉(zhuǎn)換換為十進(jìn)制制數(shù)。1、二進(jìn)制數(shù)數(shù)與八進(jìn)制制數(shù)的相互互轉(zhuǎn)換1101010.01000＝(152.2)8（2）八進(jìn)制數(shù)數(shù)轉(zhuǎn)換為二二進(jìn)制數(shù)：：將每位八八進(jìn)制數(shù)用用3位二進(jìn)制數(shù)數(shù)表示。=011111100.010110(374.26)82、二進(jìn)制數(shù)數(shù)與十六進(jìn)進(jìn)制數(shù)的相相互轉(zhuǎn)換111010100.0110000＝(1E8.6)16=101011110100.01110110(AF4.76)16二進(jìn)制數(shù)與與十六進(jìn)制制數(shù)的相互互轉(zhuǎn)換，按按照每4位二進(jìn)制數(shù)數(shù)對(duì)應(yīng)于一一位十六進(jìn)進(jìn)制數(shù)進(jìn)行行轉(zhuǎn)換。3、十進(jìn)制數(shù)數(shù)轉(zhuǎn)換為二二進(jìn)制數(shù)采用的方法法—基數(shù)連除、、連乘法原理：將整數(shù)部部分和小數(shù)數(shù)部分分別別進(jìn)行轉(zhuǎn)換換。整數(shù)部分采采用基數(shù)連連除法，小小數(shù)部分采用基數(shù)連連乘法。轉(zhuǎn)轉(zhuǎn)換后再合合并。整數(shù)部分采采用基數(shù)連連除法，先先得到的余余數(shù)為低位位，后得到到的余數(shù)為為高位。小數(shù)部分采采用基數(shù)連連乘法，先先得到的整整數(shù)為高位位，后得到到的整數(shù)為為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連連除、連乘乘法，可將將十進(jìn)制數(shù)數(shù)轉(zhuǎn)換為任任意的N進(jìn)制數(shù)。用一定位數(shù)數(shù)的二進(jìn)制制數(shù)來(lái)表示示十進(jìn)制數(shù)數(shù)碼、字母母、符號(hào)等等信息稱為為編碼。用以表示十十進(jìn)制數(shù)碼碼、字母、、符號(hào)等信信息的一定定位數(shù)的二二進(jìn)制數(shù)稱稱為代碼。。1.2.3編碼數(shù)字系統(tǒng)只只能識(shí)別0和1，怎樣才能能表示更多多的數(shù)碼、、符號(hào)、字字母呢？用用編碼可以以解決此問(wèn)問(wèn)題。二-十進(jìn)制代碼碼：用4位二進(jìn)制數(shù)數(shù)b3b2b1b0來(lái)表示十進(jìn)進(jìn)制數(shù)中的的0~9十個(gè)數(shù)碼。。簡(jiǎn)稱BCD碼。2421碼的權(quán)值依依次為2、4、2、1；余3碼由8421碼加0011得到；格雷雷碼是一種種循環(huán)碼，，其特點(diǎn)是是任何相鄰鄰的兩個(gè)碼碼字，僅有有一位代碼碼不同，其其它位相同同。用四位自然然二進(jìn)制碼碼中的前十十個(gè)碼字來(lái)來(lái)表示十進(jìn)進(jìn)制數(shù)碼，，因各位的的權(quán)值依次次為8、4、2、1，故稱8421BCD碼。本節(jié)小結(jié)日常生活中中使用十進(jìn)進(jìn)制，但在在計(jì)算機(jī)中中基本上使使用二進(jìn)制制，有時(shí)也也使用八進(jìn)進(jìn)制或十六六進(jìn)制。利利用權(quán)展開(kāi)開(kāi)式可將任任意進(jìn)制數(shù)數(shù)轉(zhuǎn)換為十十進(jìn)制數(shù)。。將十進(jìn)制制數(shù)轉(zhuǎn)換為為其它進(jìn)制制數(shù)時(shí)，整整數(shù)部分采采用基數(shù)除除法，小數(shù)數(shù)部分采用用基數(shù)乘法法。利用1位八進(jìn)制數(shù)數(shù)由3位二進(jìn)制數(shù)數(shù)構(gòu)成，1位十六進(jìn)制制數(shù)由4位二進(jìn)制數(shù)數(shù)構(gòu)成，可可以實(shí)現(xiàn)二二進(jìn)制數(shù)與與八進(jìn)制數(shù)數(shù)以及二進(jìn)進(jìn)制數(shù)與十十六進(jìn)制數(shù)數(shù)之間的相相互轉(zhuǎn)換。。二進(jìn)制代碼碼不僅可以以表示數(shù)值值，而且可可以表示符符號(hào)及文字字，使信息息交換靈活活方便。BCD碼是用4位二進(jìn)制代代碼代表1位十進(jìn)制數(shù)數(shù)的編碼，，有多種BCD碼形式，最最常用的是是8421BCD碼。1.3邏輯代數(shù)基基礎(chǔ)1.3.1邏輯代數(shù)的的基本概念念1.3.2邏輯代數(shù)的的公式、定定理和規(guī)則則1.3.3邏輯函數(shù)的的表達(dá)式退出事物往往存存在兩種對(duì)對(duì)立的狀態(tài)態(tài)，在邏輯輯代數(shù)中可可以抽象地地表示為0和1，稱為邏輯輯0狀態(tài)和邏輯輯1狀態(tài)。邏輯代數(shù)是是按一定的的邏輯關(guān)系系進(jìn)行運(yùn)算算的代數(shù)，，是分析和和設(shè)計(jì)數(shù)字字電路的數(shù)數(shù)學(xué)工具。。在邏輯代代數(shù)，只有有０和１兩種邏輯值值，有與、或、非非三種基本邏邏輯運(yùn)算，，還有與或、與非非、與或非非、異或幾種導(dǎo)出邏邏輯運(yùn)算。。邏輯代數(shù)中中的變量稱稱為邏輯變變量，用大大寫字母表表示。邏輯輯變量的取取值只有兩兩種，即邏邏輯0和邏輯1，0和1稱為邏輯常常量，并不不表示數(shù)量量的大小，，而是表示示兩種對(duì)立立的邏輯狀狀態(tài)。邏輯是指事事物的因果果關(guān)系，或或者說(shuō)條件件和結(jié)果的的關(guān)系，這這些因果關(guān)關(guān)系可以用用邏輯運(yùn)算算來(lái)表示，，也就是用用邏輯代數(shù)數(shù)來(lái)描述。。1.3.1基本邏輯運(yùn)運(yùn)算1、與邏輯（（與運(yùn)算））與邏輯的定定義：僅當(dāng)當(dāng)決定事件件（Y）發(fā)生的所有有條件（A，B，C，…）均滿足時(shí)，，事件（Y）才能發(fā)生。。表達(dá)式為為：開(kāi)關(guān)A，B串聯(lián)控制燈燈泡YＹ＝ＡＢＣＣ…兩個(gè)開(kāi)關(guān)必必須同時(shí)接接通，燈才才亮。邏輯輯表達(dá)式為為：Ｙ＝ＡＢA、B都斷開(kāi)，燈燈不亮。A斷開(kāi)、B接通，燈不不亮。A接通、B斷開(kāi)，燈不不亮。A、B都接通，燈燈亮。這種把所有有可能的條條件組合及及其對(duì)應(yīng)結(jié)結(jié)果一一列列出來(lái)的表表格叫做真值表。將開(kāi)關(guān)接通通記作1，斷開(kāi)記作作0；燈亮記作作1，燈滅記作作0?？梢宰鞒龀鋈缦卤砀窀駚?lái)描述與與邏輯關(guān)系系：功能表實(shí)現(xiàn)與邏輯的電電路稱為與門。。與門的邏輯符符號(hào)：Ｙ＝ＡＢ真值表邏輯符號(hào)2、或邏輯（或運(yùn)運(yùn)算）或邏輯的定義：：當(dāng)決定事件（（Y）發(fā)生的各種條件件（A，B，C，…)中，只要有一個(gè)或多多個(gè)條件具備，，事件（Y）就發(fā)生。表達(dá)式式為：開(kāi)關(guān)A，B并聯(lián)控制燈泡YＹ＝Ａ＋Ｂ＋ＣＣ＋…兩個(gè)開(kāi)關(guān)只要有有一個(gè)接通，燈燈就會(huì)亮。邏輯輯表達(dá)式為：Ｙ＝Ａ+ＢA、B都斷開(kāi)，燈不亮亮。A斷開(kāi)、B接通，燈亮。A接通、B斷開(kāi)，燈亮。A、B都接通，燈亮。。實(shí)現(xiàn)或邏輯的電電路稱為或門。?；蜷T的邏輯符符號(hào)：Y=A+B真值表功能表邏輯符號(hào)3、非邏輯（非運(yùn)運(yùn)算）非邏輯指的是邏邏輯的否定。當(dāng)當(dāng)決定事件（Y）發(fā)生的條件（A）滿足時(shí)，事件不不發(fā)生；條件不不滿足，事件反反而發(fā)生。表達(dá)達(dá)式為：Ｙ＝Ａ開(kāi)關(guān)A控制燈泡Y實(shí)現(xiàn)非邏輯的電電路稱為非門。。非門的邏輯符符號(hào)：Y=AA斷開(kāi)，燈亮。A接通，燈滅。真值表功能表邏輯符號(hào)4、常用的邏輯運(yùn)運(yùn)算（1）與非運(yùn)算：邏邏輯表達(dá)式為：：（2）或非運(yùn)算：邏邏輯表達(dá)式為：：（3）異或運(yùn)算：邏邏輯表達(dá)式為：：（4）與或非運(yùn)算算：邏輯表達(dá)式式為：5、邏輯函數(shù)及其其相等概念（1）邏輯表達(dá)式：：由邏輯變量和和與、或、非3種運(yùn)算符連接起起來(lái)所構(gòu)成的式式子。在邏輯表表達(dá)式中，等式式右邊的字母A、B、C、D等稱為輸入邏輯輯變量，等式左左邊的字母Y稱為輸出邏輯變變量，字母上面面沒(méi)有非運(yùn)算符符的叫做原變量量，有非運(yùn)算符符的叫做反變量量。（2）邏輯函數(shù)：如如果對(duì)應(yīng)于輸入入邏輯變量A、B、C、…的每一組確定值值，輸出邏輯變變量Y就有唯一確定的的值，則稱Y是A、B、C、…的邏輯函數(shù)。記記為注意：與普通代數(shù)不不同的是，在邏邏輯代數(shù)中，不不管是變量還是是函數(shù)，其取值值都只能是0或1，并且這里的0和1只表示兩種不同同的狀態(tài)，沒(méi)有有數(shù)量的含義。。（3）邏輯函數(shù)相等等的概念：設(shè)有有兩個(gè)邏輯函數(shù)數(shù)它們的變量都是是A、B、C、…，如果對(duì)應(yīng)于變量量A、B、C、…的任何一組變量量取值，Y1和Y2的值都相同，則則稱Y1和Y2是相等的，記為為Y1=Y2。若兩個(gè)邏輯函數(shù)數(shù)相等，則它們們的真值表一定定相同；反之，，若兩個(gè)函數(shù)的的真值表完全相相同，則這兩個(gè)個(gè)函數(shù)一定相等等。因此，要證證明兩個(gè)邏輯函函數(shù)是否相等，，只要分別列出出它們的真值表表，看看它們的的真值表是否相相同即可。證明等式：1.3.2邏輯代數(shù)的公式式、定理和規(guī)則則1、邏輯代數(shù)的公式式和定理（1）常量之間的關(guān)關(guān)系（2）基本公式分別令A(yù)=0及A=1代入這些公式，，即可證明它們們的正確性。（3）基本定理利用真值表很容容易證明這些公公式的正確性。。如證明A·B=B·A：(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BC等冪率AA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BC0-1率A+1=1證明分配率：A+BA=(A+B)(A+C)證明：（4）常用公式分配率A+BC=(A+B)(A+C)互補(bǔ)率A+A=10-1率A·1=1互補(bǔ)率A+A=1分配率A(B+C)=AB+AC0-1率A+1=1例如，已知等式式，，用用函數(shù)Y=AC代替等式中的A，根據(jù)代入規(guī)則，，等式仍然成立立，即有：2、邏輯代數(shù)運(yùn)算的的基本規(guī)則（1）代入規(guī)則：任任何一個(gè)含有變變量A的等式，如果將將所有出現(xiàn)A的位置都用同一一個(gè)邏輯函數(shù)代代替，則等式仍仍然成立。這個(gè)個(gè)規(guī)則稱為代入入規(guī)則。（2）反演規(guī)則：對(duì)對(duì)于任何一個(gè)邏邏輯表達(dá)式Y(jié)，如果將表達(dá)式中中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變變量，反變量換換成原變量，那么所得到的的表達(dá)式就是函函數(shù)Y的反函數(shù)Y（或稱補(bǔ)函數(shù)）。。這個(gè)規(guī)則稱為為反演規(guī)則。例例如：（3）對(duì)偶規(guī)則：對(duì)對(duì)于任何一個(gè)邏邏輯表達(dá)式Y(jié)，如果將表達(dá)式中中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一一個(gè)新的函數(shù)表表達(dá)式Y(jié)＇，Y＇稱為函Y的對(duì)偶函數(shù)。這這個(gè)規(guī)則稱為對(duì)對(duì)偶規(guī)則。例如如：對(duì)偶規(guī)則的意義義在于：如果兩個(gè)函數(shù)數(shù)相等，則它們們的對(duì)偶函數(shù)也也相等。利用對(duì)對(duì)偶規(guī)則,可以使要證明及及要記憶的公式式數(shù)目減少一半半。例如：注意：在運(yùn)用反演規(guī)規(guī)則和對(duì)偶規(guī)則則時(shí)，必須按照照邏輯運(yùn)算的優(yōu)優(yōu)先順序進(jìn)行：：先算括號(hào)，接接著與運(yùn)算，然然后或運(yùn)算，最最后非運(yùn)算，否否則容易出錯(cuò)。。1.3.3邏輯函數(shù)的表達(dá)達(dá)式一個(gè)邏輯函數(shù)的的表達(dá)式可以有有與或表達(dá)式、、或與表達(dá)式、、與非-與非表達(dá)式、或或非-或非表達(dá)式、與與或非表達(dá)式5種表示形式。一種形式的函數(shù)數(shù)表達(dá)式相應(yīng)于于一種邏輯電路路。盡管一個(gè)邏邏輯函數(shù)表達(dá)式式的各種表示形形式不同，但邏邏輯功能是相同同的。1、邏輯函數(shù)的最小小項(xiàng)及其性質(zhì)（1）最小項(xiàng)：如果果一個(gè)函數(shù)的某某個(gè)乘積項(xiàng)包含含了函數(shù)的全部部變量，其中每每個(gè)變量都以原原變量或反變量量的形式出現(xiàn)，，且僅出現(xiàn)一次次，則這個(gè)乘積積項(xiàng)稱為該函數(shù)數(shù)的一個(gè)標(biāo)準(zhǔn)積積項(xiàng)，通常稱為為最小項(xiàng)。3個(gè)變量A、B、C可組成8個(gè)最小項(xiàng)項(xiàng)：（2）最小項(xiàng)項(xiàng)的表示示方法：：通常用用符號(hào)mi來(lái)表示最最小項(xiàng)。。下標(biāo)i的確定：：把最小小項(xiàng)中的的原變量量記為1，反變量量記為0，當(dāng)變量量順序確確定后，，可以按按順序排排列成一一個(gè)二進(jìn)進(jìn)制數(shù)，，則與這這個(gè)二進(jìn)進(jìn)制數(shù)相相對(duì)應(yīng)的的十進(jìn)制制數(shù)，就就是這個(gè)個(gè)最小項(xiàng)項(xiàng)的下標(biāo)標(biāo)i。3個(gè)變量A、B、C的8個(gè)最小項(xiàng)項(xiàng)可以分分別表示示為：（3）最小項(xiàng)的的性質(zhì)：：①任意一一個(gè)最小小項(xiàng)，只只有一組組變量取取值使其其值為1。③全部最最小項(xiàng)的的和必為為1。ABCABC②任意兩兩個(gè)不同同的最小小項(xiàng)的乘乘積必為為0。2、邏輯函數(shù)數(shù)的最小小項(xiàng)表達(dá)達(dá)式任何一個(gè)個(gè)邏輯函函數(shù)都可可以表示示成唯一一的一組組最小項(xiàng)項(xiàng)之和，，稱為標(biāo)標(biāo)準(zhǔn)與或或表達(dá)式式，也稱稱為最小小項(xiàng)表達(dá)達(dá)式對(duì)于不是最小項(xiàng)表達(dá)式的與或表達(dá)式，可利用公式A＋A＝1和A(B+C)＝AB＋BC來(lái)配項(xiàng)展開(kāi)成最小項(xiàng)表達(dá)式。如果列出出了函數(shù)數(shù)的真值值表，則則只要將將函數(shù)值值為1的那些最最小項(xiàng)相相加，便便是函數(shù)數(shù)的最小小項(xiàng)表達(dá)達(dá)式。m1＝ABCm5＝ABCm3＝ABCm1＝ABC將真值表表中函數(shù)數(shù)值為0的那些最最小項(xiàng)相相加，便便可得到到反函數(shù)數(shù)的最小小項(xiàng)表達(dá)達(dá)式。本節(jié)小結(jié)結(jié)邏輯代數(shù)數(shù)是分析析和設(shè)計(jì)計(jì)數(shù)字電電路的重重要工具具。利用用邏輯代代數(shù)，可可以把實(shí)實(shí)際邏輯輯問(wèn)題抽抽象為邏邏輯函數(shù)數(shù)來(lái)描述述，并且且可以用用邏輯運(yùn)運(yùn)算的方方法，解解決邏輯輯電路的的分析和和設(shè)計(jì)問(wèn)問(wèn)題。與、或、、非是3種基本邏邏輯關(guān)系系，也是是3種基本邏邏輯運(yùn)算算。與非非、或非非、與或或非、異異或則是是由與、、或、非非3種基本邏邏輯運(yùn)算算復(fù)合而而成的4種常用邏邏輯運(yùn)算算。邏輯代數(shù)數(shù)的公式式和定理理是推演演、變換換及化簡(jiǎn)簡(jiǎn)邏輯函函數(shù)的依依據(jù)。1.4邏輯函數(shù)數(shù)的化簡(jiǎn)簡(jiǎn)1.4.1邏輯函數(shù)數(shù)的最簡(jiǎn)簡(jiǎn)表達(dá)式式1.4.2邏輯函數(shù)數(shù)的公式式化簡(jiǎn)法法1.4.3邏輯函數(shù)數(shù)的圖形形化簡(jiǎn)法法1.4.4含隨意項(xiàng)項(xiàng)的邏輯輯函數(shù)的的化簡(jiǎn)退出邏輯函數(shù)數(shù)化簡(jiǎn)的的意義：：邏輯表表達(dá)式越越簡(jiǎn)單，，實(shí)現(xiàn)它它的電路路越簡(jiǎn)單單，電路路工作越越穩(wěn)定可可靠。1.4.1邏輯函數(shù)數(shù)的最簡(jiǎn)簡(jiǎn)表達(dá)式式1、最簡(jiǎn)與或或表達(dá)式式乘積項(xiàng)最最少、并并且每個(gè)個(gè)乘積項(xiàng)項(xiàng)中的變變量也最最少的與與或表達(dá)達(dá)式。最簡(jiǎn)與或或表達(dá)式式2、最簡(jiǎn)與非非-與非表達(dá)達(dá)式非號(hào)最少少、并且且每個(gè)非非號(hào)下面面乘積項(xiàng)項(xiàng)中的變變量也最最少的與與非-與非表達(dá)達(dá)式。①在最簡(jiǎn)簡(jiǎn)與或表表達(dá)式的的基礎(chǔ)上上兩次取取反②用摩根根定律去去掉下面面的非號(hào)號(hào)3、最簡(jiǎn)或與與表達(dá)式式括號(hào)最少少、并且且每個(gè)括括號(hào)內(nèi)相相加的變變量也最最少的或或與表達(dá)達(dá)式。①求出反反函數(shù)的的最簡(jiǎn)與與或表達(dá)達(dá)式②利用反反演規(guī)則則寫出函函數(shù)的最最簡(jiǎn)或與與表達(dá)式式4、最簡(jiǎn)或非非-或非表達(dá)達(dá)式非號(hào)最少少、并且且每個(gè)非非號(hào)下面面相加的的變量也也最少的的或非-或非表達(dá)達(dá)式。①求最簡(jiǎn)簡(jiǎn)或非-或非表達(dá)達(dá)式②兩次取取反５、最簡(jiǎn)與或或非表達(dá)達(dá)式非號(hào)下面面相加的的乘積項(xiàng)項(xiàng)最少、、并且每每個(gè)乘積積項(xiàng)中相相乘的變變量也最最少的與與或非表表達(dá)式。。①求最簡(jiǎn)簡(jiǎn)或非-或非表達(dá)達(dá)式③用摩根根定律去去掉下面面的非號(hào)號(hào)②用摩根根定律去去掉大非非號(hào)下面面的非號(hào)號(hào)1.4.2邏輯函數(shù)數(shù)的公式式化簡(jiǎn)法法1、并項(xiàng)法法邏輯函數(shù)數(shù)的公式式化簡(jiǎn)法法就是運(yùn)運(yùn)用邏輯輯代數(shù)的的基本公公式、定定理和規(guī)規(guī)則來(lái)化化簡(jiǎn)邏輯輯函數(shù)。。利用公式Ａ＋Ａ＝1，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。若兩個(gè)乘乘積項(xiàng)中中分別包包含同一一個(gè)因子子的原變變量和反反變量，，而其他他因子都都相同時(shí)時(shí)，則這這兩項(xiàng)可可以合并并成一項(xiàng)項(xiàng)，并消消去互為為反變量量的因子子。運(yùn)用摩根根定律運(yùn)用分配配律運(yùn)用分配配律2、吸收法法如果乘積積項(xiàng)是另另外一個(gè)個(gè)乘積項(xiàng)項(xiàng)的因子子，則這這另外一一個(gè)乘積積項(xiàng)是多多余的。。運(yùn)用摩根根定律（１）利用用公式ＡＡ＋ＡＢＢ＝Ａ，，消去多多余的項(xiàng)項(xiàng)。（２）利用公式Ａ＋ＡＢ＝ＡＢ，消去多余的變量。如果一個(gè)個(gè)乘積項(xiàng)項(xiàng)的反是是另一個(gè)個(gè)乘積項(xiàng)項(xiàng)的因子子，則這這個(gè)因子子是多余余的。３、配項(xiàng)項(xiàng)法（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項(xiàng)配上其所缺的變量，以便用其它方法進(jìn)行化簡(jiǎn)。（２）利利用公式式Ａ＋ＡＡ＝Ａ，，為某項(xiàng)項(xiàng)配上其其所能合合并的項(xiàng)項(xiàng)。４、消去去冗余項(xiàng)項(xiàng)法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，將冗余項(xiàng)ＢＣ消去。例：化簡(jiǎn)函函數(shù)解：①先求求出Y的對(duì)偶函函數(shù)Y＇，并對(duì)其進(jìn)進(jìn)行化簡(jiǎn)簡(jiǎn)。②求Y＇的對(duì)偶函函數(shù)，便便得Ｙ的的最簡(jiǎn)或或與表達(dá)達(dá)式。1.4.3邏輯函數(shù)數(shù)的圖形形化簡(jiǎn)法法1、卡諾圖圖的構(gòu)成成邏輯函數(shù)數(shù)的圖形形化簡(jiǎn)法法是將邏邏輯函數(shù)數(shù)用卡諾諾圖來(lái)表表示，利利用卡諾諾圖來(lái)化化簡(jiǎn)邏輯輯函數(shù)。。將邏輯函函數(shù)真值值表中的的最小項(xiàng)項(xiàng)重新排排列成矩矩陣形式式，并且且使矩陣的橫橫方向和和縱方向向的邏輯輯變量的的取值按按照格雷雷碼的順順序排列列，這樣構(gòu)構(gòu)成的圖圖形就是是卡諾圖圖?？ㄖZ圖的的特點(diǎn)是是任意兩兩個(gè)相鄰鄰的最小小項(xiàng)在圖圖中也是是相鄰的的。（相相鄰項(xiàng)是是指兩個(gè)個(gè)最小項(xiàng)項(xiàng)只有一一個(gè)因子子互為反反變量，，其余因因子均相相同，又又稱為邏邏輯相鄰鄰項(xiàng)）。。每個(gè)2變量的最最小項(xiàng)有有兩個(gè)最最小項(xiàng)與與它相鄰鄰每個(gè)3變量的最最小項(xiàng)有有3個(gè)最小項(xiàng)項(xiàng)與它相相鄰每個(gè)4變量的最最小項(xiàng)有有4個(gè)最小項(xiàng)項(xiàng)與它相相鄰最左列的的最小項(xiàng)項(xiàng)與最右右列的相相應(yīng)最小小項(xiàng)也是是相鄰的的最上面一一行的最最小項(xiàng)與與最下面面一行的的相應(yīng)最最小項(xiàng)也也是相鄰鄰的兩個(gè)相鄰鄰最小項(xiàng)項(xiàng)可以合合并消去去一個(gè)變變量邏輯函數(shù)數(shù)化簡(jiǎn)的的實(shí)質(zhì)就就是相鄰鄰最小項(xiàng)項(xiàng)的合并并2、邏輯函函數(shù)在卡卡諾圖中中的表示示（1）邏輯函函數(shù)是以以真值表表或者以以最小項(xiàng)項(xiàng)表達(dá)式式給出：：在卡諾諾圖上那那些與給給定邏輯輯函數(shù)的的最小項(xiàng)項(xiàng)相對(duì)應(yīng)應(yīng)的方格格內(nèi)填入入1，其余的的方格內(nèi)內(nèi)填入0。m1m3m4m6m7m11m14m15（2）邏輯輯函數(shù)數(shù)以一一般的的邏輯輯表達(dá)達(dá)式給給出：：先將將函數(shù)數(shù)變換換為與與或表表達(dá)式式（不不必變變換為為最小小項(xiàng)之之和的的形式式），，然后后在卡卡諾圖圖上與與每一一個(gè)乘乘積項(xiàng)項(xiàng)所包包含的的那些些最小小項(xiàng)（（該乘乘積項(xiàng)項(xiàng)就是是這些些最小小項(xiàng)的的公因因子））相對(duì)對(duì)應(yīng)的的方格格內(nèi)填填入1，其余余的方方格內(nèi)內(nèi)填入入0。變換為為與或或表達(dá)達(dá)式ＡＤ的公因子ＢＣ的公因子說(shuō)明：如果求得了函數(shù)Ｙ的反函數(shù)Ｙ，則對(duì)Ｙ中所包含的各個(gè)最小項(xiàng)，在卡諾圖相應(yīng)方格內(nèi)填入0，其余方格內(nèi)填入1。3、卡諾諾圖的的性質(zhì)質(zhì)（1）任何何兩個(gè)個(gè)（21個(gè)）標(biāo)標(biāo)1的相鄰鄰最小小項(xiàng)，，可以以合并并為一一項(xiàng)，，并消消去一一個(gè)變變量（（消去去互為為反變變量的的因子子，保保留公公因子子）。。（2）任何4個(gè)（22個(gè)）標(biāo)1的相鄰最小小項(xiàng)，可以以合并為一一項(xiàng)，并消消去2個(gè)變量。ＡＤＢＤＢＤＢＤ（3）任何8個(gè)（23個(gè)）標(biāo)1的相鄰最小小項(xiàng)，可以以合并為一一項(xiàng)，并消消去3個(gè)變量。ＤＢ小結(jié)：相鄰最小小項(xiàng)的數(shù)目目必須為個(gè)個(gè)才能合并并為一項(xiàng)，，并消去個(gè)個(gè)變量。包包含的最小小項(xiàng)數(shù)目越越多，即由由這些最小小項(xiàng)所形成成的圈越大大，消去的的變量也就就越多，從從而所得到到的邏輯表表達(dá)式就越越簡(jiǎn)單。這這就是利用用卡諾圖化化簡(jiǎn)邏輯函函數(shù)的基本本原理。4、圖形法化化簡(jiǎn)的基本本步驟邏輯表達(dá)式式或真值表表卡諾圖11合并最小項(xiàng)項(xiàng)①圈越大越好，但每個(gè)圈中標(biāo)１的方格數(shù)目必須為個(gè)。②同一個(gè)方格可同時(shí)畫在幾個(gè)圈內(nèi)，但每個(gè)圈都要有新的方格，否則它就是多余的。③不能漏掉任何一個(gè)標(biāo)１的方格。最簡(jiǎn)與或表表達(dá)式ＢＤＣＤＡＣＤ冗余項(xiàng)2233將代表每個(gè)個(gè)圈的乘積積項(xiàng)相加兩點(diǎn)說(shuō)明：：①在有些些情況下，，最小項(xiàng)的的圈法不只只一種，得得到的各個(gè)個(gè)乘積項(xiàng)組組成的與或或表達(dá)式各各不相同，，哪個(gè)是最最簡(jiǎn)的，要要經(jīng)過(guò)比較較、檢查才才能確定。。ＡＣＤ＋ＢＣＤ＋ＡＢＣ＋ＡＤ不是最簡(jiǎn)ＢＣＤ＋ＡＢＣ＋ＡＤ最簡(jiǎn)②在有些些情況下，，不同圈法法得到的與與或表達(dá)式式都是最簡(jiǎn)簡(jiǎn)形式。即即一個(gè)函數(shù)數(shù)的最簡(jiǎn)與與或表達(dá)式式不是唯一一的。ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＢＣＤＡＣ＋ＡＢＤ＋ＡＢＣ＋ＡＢＤ1.4.4含隨意項(xiàng)的的邏輯函數(shù)數(shù)的化簡(jiǎn)隨意項(xiàng)：函數(shù)可以以隨意取值值（可以為為0，也可以為為1）或不會(huì)出出現(xiàn)的變量量取值所對(duì)對(duì)應(yīng)的最小小項(xiàng)稱為隨隨意項(xiàng)，也也叫做約束束項(xiàng)或無(wú)關(guān)關(guān)項(xiàng)。1、含隨意項(xiàng)的的邏輯函數(shù)數(shù)例如：判斷斷一位十進(jìn)進(jìn)制數(shù)是否否為偶數(shù)。。不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)說(shuō)明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD輸入變量A，B，C，D取值為0000～1001時(shí)，邏輯函函數(shù)Y有確定的值值，根據(jù)題題意，偶數(shù)數(shù)時(shí)為1，奇數(shù)時(shí)為為0。A，B，C，D取值為1010～1111的情況不會(huì)會(huì)出現(xiàn)或不不允許出現(xiàn)現(xiàn)，對(duì)應(yīng)的的最小項(xiàng)屬屬于隨意項(xiàng)項(xiàng)。用符號(hào)號(hào)“φ”、“×”或“d”表示。隨意項(xiàng)之和和構(gòu)成的邏邏輯表達(dá)式式叫做隨隨意條件或或約束條件件，用一個(gè)個(gè)值恒為0的條件等式式表示。含有隨意條條件的邏輯輯函數(shù)可以以表示成如如下形式：：2、含隨意項(xiàng)的的邏輯函數(shù)數(shù)的化簡(jiǎn)在邏輯函數(shù)數(shù)的化簡(jiǎn)中中，充分利利用隨意項(xiàng)項(xiàng)可以得到到更加簡(jiǎn)單單的邏輯表表達(dá)式，因因而其相應(yīng)應(yīng)的邏輯電電路也更簡(jiǎn)簡(jiǎn)單。在化化簡(jiǎn)過(guò)程中中，隨意項(xiàng)項(xiàng)的取值可可視具體情情況取0或取1。具體地講講，如果隨隨意項(xiàng)對(duì)化化簡(jiǎn)有利，，則取1；如果隨意意項(xiàng)對(duì)化簡(jiǎn)簡(jiǎn)不利，則則取0。不利用隨意意項(xiàng)的化簡(jiǎn)簡(jiǎn)結(jié)果為：：利用隨意項(xiàng)項(xiàng)的化簡(jiǎn)結(jié)結(jié)果為：3、變量互相排排斥的邏輯輯函數(shù)的化化簡(jiǎn)在一組變量量中，如果果只要有一一個(gè)變量取取值為1，則其它變變量的值就就一定為0，具有這種種制約關(guān)系系的變量叫叫做互相排排斥的變量量。變量互互相排斥的的邏輯函數(shù)數(shù)也是一種種含有隨意意項(xiàng)的邏輯輯函數(shù)。簡(jiǎn)化真值表表本節(jié)小結(jié)邏輯函數(shù)的的化簡(jiǎn)有公公式法和圖圖形法等。。公式法是是利用邏輯輯代數(shù)的公公式、定理理和規(guī)則來(lái)來(lái)對(duì)邏輯函函數(shù)化簡(jiǎn)，，這種方法法適用于各各種復(fù)雜的的邏輯函數(shù)數(shù)，但需要要熟練地運(yùn)運(yùn)用公式和和定理，且且具有一定定的運(yùn)算技技巧。圖形形法就是利利用函數(shù)的的卡諾圖來(lái)來(lái)對(duì)邏輯函函數(shù)化簡(jiǎn)，，這種方法法簡(jiǎn)單直觀觀，容易掌掌握，但變變量太多時(shí)時(shí)卡諾圖太太復(fù)雜，圖圖形法已不不適用。在在對(duì)邏輯函函數(shù)化簡(jiǎn)時(shí)時(shí)，充分利利用隨意項(xiàng)項(xiàng)可以得到到十分簡(jiǎn)單單的結(jié)果。。1.5邏輯函數(shù)的的表示方法法及其相互互轉(zhuǎn)換1.5.1邏輯函數(shù)的的表示方法法1.5.2邏輯函數(shù)表表示方法之之間的轉(zhuǎn)換換退出1.5.1邏輯函數(shù)的的表示方法法1、真值表真值表：是是由變量的的所有可能能取值組合合及其對(duì)應(yīng)應(yīng)的函數(shù)值值所構(gòu)成的的表格。真值表列寫寫方法：每每一個(gè)變量量均有0、1兩種取值，，n個(gè)變量共有有2i種不同的取取值，將這這2i種不同的取取值按順序序（一般按按二進(jìn)制遞遞增規(guī)律））排列起來(lái)來(lái)，同時(shí)在在相應(yīng)位置置上填入函函數(shù)的值，，便可得到到邏輯函數(shù)數(shù)的真值表表。例如：當(dāng)A=B=1、或則B=C=1時(shí)，函數(shù)Y=1；否則Y=0。2、邏輯表達(dá)式式邏輯表達(dá)式式：是由邏邏輯變量和和與、或、、非3種運(yùn)算符連連接起來(lái)所所構(gòu)成的式式子。函數(shù)的標(biāo)準(zhǔn)準(zhǔn)與或表達(dá)達(dá)式的列寫寫方法：將將函數(shù)的真真值表中那那些使函數(shù)數(shù)值為1的最小項(xiàng)相相加，便得得到函數(shù)的的標(biāo)準(zhǔn)與或或表達(dá)式。。3、卡諾圖卡諾圖：是是由表示變變量的所有有可能取值值組合的小小方格所構(gòu)構(gòu)成的圖形形。邏輯函數(shù)卡卡諾圖的填填寫方法：：在那些使使函數(shù)值為為1的變量取值值組合所對(duì)對(duì)應(yīng)的小方方格內(nèi)填入入1，其余的方方格內(nèi)填入入0，便得到該該函數(shù)的卡卡諾圖。4、邏輯圖邏輯圖：是是由表示邏邏輯運(yùn)算的的邏輯符號(hào)號(hào)所構(gòu)成的的圖形。Ｙ＝ＡＢ＋＋ＢＣＡＢＢＣ５、波形圖波形圖：是是由輸入變變量的所有有可能取值值組合的高高、低電平平及其對(duì)應(yīng)應(yīng)的輸出函函數(shù)值的高高、低電平平所構(gòu)成的的圖形。Ｙ＝ＡＢ＋＋ＢＣＡＢＣＹ０００００００１１００１００００１１１１１００００１０１１０１１００１１１１１１０００００Ｙ1.5.2邏輯函數(shù)表表示方法之之間的轉(zhuǎn)換換1、由真值表表到邏輯圖的轉(zhuǎn)轉(zhuǎn)換真值表邏輯表達(dá)式式或卡諾圖圖11最簡(jiǎn)與或表表達(dá)式化簡(jiǎn)2或2&畫邏輯圖3&&≥1ABCA最簡(jiǎn)與或表表達(dá)式&CBBAACABACYACBBAACY&&&ABCABAC若用與非門門實(shí)現(xiàn)，將將最簡(jiǎn)與或或表達(dá)式變變換乘最簡(jiǎn)簡(jiǎn)與非-與非表達(dá)式式32、由邏輯圖到真值表的轉(zhuǎn)換邏輯圖邏輯表達(dá)式式11最簡(jiǎn)與或表表達(dá)式化簡(jiǎn)2&A≥1CBBAACY≥1≥12從輸入到輸輸出逐級(jí)寫寫出最簡(jiǎn)與或表表達(dá)式3真值表3本節(jié)小結(jié)①邏輯函數(shù)數(shù)可用真值值表、邏輯輯表達(dá)式、、卡諾圖、、邏輯圖和和波形圖5種方式表示示，它們各各具特點(diǎn)，，但本質(zhì)相相通，可以以互相轉(zhuǎn)換換。②對(duì)于一個(gè)個(gè)具體的邏邏輯函數(shù)，，究竟采用用哪種表示示方式應(yīng)視視實(shí)際需要要而定。③在使用時(shí)時(shí)應(yīng)充分利利用每一種種表示方式式的優(yōu)點(diǎn)。。由于由真真值表到邏邏輯圖和由由邏輯圖到到真值表的的轉(zhuǎn)換，直直接涉及到到數(shù)字電路路的分析和和設(shè)計(jì)問(wèn)題題，因此顯顯得更為重重要。1.6門電路1.6.1半導(dǎo)體器件件的開(kāi)關(guān)特特性1.6.2分立元件門門電路1.6.3TTL集成門電路路1.6.4CMOS集成門電路路退出獲得高、低低電平的基基本方法：：利用半導(dǎo)導(dǎo)體開(kāi)關(guān)元元件的導(dǎo)通通、截止（（即開(kāi)、關(guān)關(guān)）兩種工工作狀態(tài)。。邏輯0和1：電子電電路中用高高、低電平平來(lái)表示。。1.6.1半導(dǎo)體器件件的開(kāi)關(guān)特特性1、二極管的開(kāi)關(guān)特特性邏輯門電路：用用以實(shí)現(xiàn)基本和和常用邏輯運(yùn)算算的電子電路。。簡(jiǎn)稱門電路。?；竞统Ｓ瞄T電電路有與門、或或門、非門（反反相器）、與非非門、或非門、、與或非門和異異或門等。二極管符號(hào)：正極負(fù)極＋uD－uououi＝0V時(shí)，二極管截止止，如同開(kāi)關(guān)斷斷開(kāi)，uo＝0V。ui＝5V時(shí)，二極管導(dǎo)通通，如同0.7V的電壓源，uo＝4.3V。二極管的反向恢恢復(fù)時(shí)間限制了了二極管的開(kāi)關(guān)關(guān)速度。Ui<0.5V時(shí)，二極管截止止，iD=0。Ui>0.5V時(shí)，二極管導(dǎo)通通。2、三極管的開(kāi)關(guān)特性性＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)②ui=0.3V時(shí)，因?yàn)閡BE<0.5V，iB=0，三極管工作在截截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：：①ui=1V時(shí)，三極管導(dǎo)通通，基極電流：：因?yàn)?<iB<IBS，三極管工作在放放大狀態(tài)。iC=βiB=50×0.03=1.5mA，輸出電壓：三極管臨界飽和和時(shí)的基極電流流：uo=uCE=UCC-iCRc=5-1.5××1=3.5Vuo=VCC=5V③ui＝3V時(shí)，三極管導(dǎo)通通，基極電流：：而因?yàn)閕B>IBS，三極管工作在飽飽和狀態(tài)。輸出出電壓：uo＝UCES＝0.3V3、場(chǎng)效應(yīng)管的開(kāi)關(guān)特性工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)ui<UTuo=+VDD導(dǎo)通狀態(tài)ui>UTuo≈01.6.2分立元件門電路路1、二極管與門Y=AB2、二極管或門Y=A+B3、三極管非門①uA＝0V時(shí)，三極管截止止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時(shí)，三極管導(dǎo)通通?；鶚O電流為為：iB＞IBS，三極管工作在飽飽和狀態(tài)。輸出出電壓uY＝UCES＝0.3V。三極管臨界飽和和時(shí)的基極電流流為：①當(dāng)uA＝0V時(shí)，由于uGS＝uA＝0V，小于開(kāi)啟電壓UT，所以MOS管截止。輸出電電壓為uY＝VDD＝10V。②當(dāng)uA＝10V時(shí)，由于uGS＝uA＝10V，大于開(kāi)啟電壓UT，所以MOS管導(dǎo)通，且工作作在可變電阻區(qū)區(qū)，導(dǎo)通電阻很很小，只有幾百百歐姆。輸出電電壓為uY≈0V。1.6.3TTL集成門電路1、TTL與非門①輸入信號(hào)不全全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通忽略iB3，輸出端的電位為為：輸出Y為高電平。uY≈5―0.7――0.7＝3.6V3.6V3.6V②輸入信號(hào)全為為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導(dǎo)通，T3、T4截止輸出端的電位為為：uY=UCES＝0.3V輸出Y為低電平。功能表真值表邏輯表達(dá)式輸入有低，輸出出為高；輸入全全高，輸出為低低。74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。2、TTL非門、或非門、、與或非門、與與門、或門及異異或門①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。TTL非門①A、B中只要有一個(gè)為為1，即高電平，如如A＝1，則iB1就會(huì)經(jīng)過(guò)T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出出為低電平，即即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高高電平，即Y＝1。TTL或非門①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。②A和B不全為高電平、、并且C和D也不全為高電平平（T2和T‘2同時(shí)截止）時(shí)，，T5截止、T4飽和導(dǎo)通，輸出出Y=1。TTL與或非門與門Y=AB=AB或門Y=A+B=A+B異或門3、OC門及TSL門問(wèn)題的提出：為解決一般TTL與非門不能線與與而設(shè)計(jì)的。①A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。外接電阻R的取值范圍為：：OC門TSL門①E＝0時(shí)，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在在低電平，因而而T2～T5均截止，輸出端端開(kāi)路，電路處處于高阻狀態(tài)。。結(jié)論：電路的輸輸出有高阻態(tài)、、高電平和低電電平3種狀態(tài)。②E＝1時(shí)，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信號(hào)A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A＝0時(shí)Y＝1，為高電平；A＝1時(shí)Y＝0，為低電平。TSL門的應(yīng)用：①作多路開(kāi)關(guān)：E=0時(shí)，門G1使能，G2禁止，Y=A；E=1時(shí)，門G2使能，G1禁止，Y=B。②信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳送，B=A；E=1時(shí)信號(hào)向左傳送，A=B。③構(gòu)成數(shù)據(jù)總總線：讓各門門的控制端輪輪流處于低電電平，即任何何時(shí)刻只讓一一個(gè)TSL門處于工作狀狀態(tài)，而其余余TSL門均處于高阻阻狀態(tài)，這樣樣總線就會(huì)輪輪流接受各TSL門的輸出。4、TTL系列集成電路路及主要參數(shù)數(shù)TTL系列集成電路路①74：標(biāo)準(zhǔn)系列，，前面介紹的的TTL門電路都屬于于74系列，其典型型電路與非門門的平均傳輸輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是是在74系列基礎(chǔ)上改改進(jìn)得到的，，其典型電路路與非門的平平均傳輸時(shí)間間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，，是在74H系列基礎(chǔ)上改改進(jìn)得到的，，其典型電路路與非門的平平均傳輸時(shí)間間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列列，是在74S系列基礎(chǔ)上改進(jìn)得得到的，其典型電電路與非門的平均均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳佳的綜合性能，是是TTL集成電路的主流，，是應(yīng)用最廣的系系列。TTL與非門主要參數(shù)（1）輸出高電平UOH：TTL與非門的一個(gè)或幾幾個(gè)輸入為低電平平時(shí)的輸出電平。。產(chǎn)品規(guī)范值UOH≥2.4V，標(biāo)準(zhǔn)高電平USH＝2.4V。（2）高電平輸出電流IOH：輸出為高電平時(shí)，，提供給外接負(fù)載載的最大輸出電流流，超過(guò)此值會(huì)使使輸出高電平下降降。IOH表示電路的拉電流流負(fù)載能力。（3）輸出低電平UOL：TTL與非門的輸入全為為高電平時(shí)的輸出出電平。產(chǎn)品規(guī)范范值UOL≤0.4V，標(biāo)準(zhǔn)低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時(shí)，，外接負(fù)載的最大大輸出電流，超過(guò)過(guò)此值會(huì)使輸出低低電平上升。IOL表示電路的灌電流流負(fù)載能力。（5）扇出系數(shù)NO：指一個(gè)門電路能帶帶同類門的最大數(shù)數(shù)目，它表示門電電路的帶負(fù)載能力力。一般TTL門電路NO≥8，功率驅(qū)動(dòng)門的NO可達(dá)25。（6）最大工作頻率fmax：超過(guò)此頻率電路就就不能正常工作。。（7）輸入開(kāi)門電平UON：是在額定負(fù)載下使使與非門的輸出電電平達(dá)到標(biāo)準(zhǔn)低電電平USL的輸入電平。它表表示使與非門開(kāi)通通的最小輸入電平平。一般TTL門電路的UON≈1.8V。（8）輸入關(guān)門電平UOFF：使與非門的輸出電電平達(dá)到標(biāo)準(zhǔn)高電電平USH的輸入電平。它表表示使與非門關(guān)斷斷所需的最大輸入入電平。一般TTL門電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時(shí)的的輸入電流，也即即當(dāng)前級(jí)輸出為高高電平時(shí)，本級(jí)輸輸入電路造成的前前級(jí)拉電流。（10）低電平輸入電流