DSP原理及應(yīng)用31課件

TMS320C54xDSP

結(jié)構(gòu)、原理及應(yīng)用

§1.9在片外圍電路通用I/O引腳：XF和BIO定時器時鐘發(fā)生器主機接口('C542、'C545和'C548)軟件可編程等待狀態(tài)發(fā)生器可編程分區(qū)開關(guān)串行口Dspsl§1.9.1通用I/O引腳受軟件控制的專用引腳：BIO和XFBIO引腳用法舉例：XC2，NBIOBIO為低，執(zhí)行后面1條雙字或2條單字指令XF引腳用法舉例：SSBX XFRSBX XFDspsl定時器控制寄存器（TCR）(TCR)中包含有定時器的控制位和狀態(tài)位Dspsl定時器控制寄存器（TCR）Dspsl定時中斷的周期CLKOUT×（TDDR＋1）×（PRD＋1）其中：CLKOUT－時鐘周期TDDR－定時器分頻系數(shù)PRD－定時器時間常數(shù)Dspsl§1.9.3時鐘發(fā)生器組成：內(nèi)部振蕩器和鎖相環(huán)（PLL）電路兩部分參考時鐘：方法1：外接晶體方法2：外部時鐘信號由引腳X2/CLKIN輸入（X1空著）DspslPLL兼有頻率放大和信號提純的功能。外部頻率源的頻率可以比CPU機器周期CLKOUT速率低。C54X兩種形式PLL：硬件配置的PLL（‘C541、‘C542、‘C543、‘C545和‘C546）軟件可編程PLL（‘C545A，‘C546A和‘C548）‘C54xPLL的配置形式Dspsl不用PLL：CPU時鐘頻率＝0.5×（外部時鐘或內(nèi)部振蕩器頻率）利用PLL：CPU時鐘頻率＝N×（外部時鐘或內(nèi)部振蕩器頻率）表1－30時鐘方式的配置方法Dspsl表1－28復位時設(shè)置的時鐘方式Dspsl時鐘方式寄存器(CLKMD)各位的定義表1-32時鐘方式寄存器(CLKMD)各位段的功能Dspsl表1-32時鐘方式寄存器(CLKMD)各位段的功能DspslPLL鎖定問題在PLL鎖定之前不能作為C54x的時鐘PLLCOUNT數(shù)值（0~255）16個輸入時鐘（CLKIN）鎖定延遲時間的設(shè)定可以從0~255×16×CLKINPLL與CLKOUT如P78圖1-28有了鎖定時間可以求出PLLCOUNT的數(shù)值：Dspsl時鐘發(fā)生器舉例從DIV方式轉(zhuǎn)到PLL×3，已知CLKIN=13MHZ，可以求得PLLCOUNT=41（10進制）查圖，指令如下:STM#0010000101001111b,CLKMD分析：PLLMUL=0010，PLLDIV=0,PLLNDIV=1系數(shù)為3PLLON/OFF=1，PLL工作PLLCOUNT為8位=00101001，十進制41Dspsl§1.9.4主機接口（HPI）僅‘C542，‘C545和‘C548片內(nèi)有HPIHPI是一個8位并行口，‘C54ｘ與主處理器接口，主機通過它來直接訪問存儲空間。DspslHPI的組成HPI存儲器（DARAM）用于C54x與主機之間傳送數(shù)據(jù)，也可以作為程序RAMHPIA只能由主機直接訪問，存放HPI尋址存儲單元地址HPID只能由主機直接訪問，讀操作數(shù)HPICC54x與主機直接訪問，在C54x中映像數(shù)據(jù)存儲器地址002ChHPI控制邏輯：HPI與主機接口信號Dspsl具有：高速全雙工串行口用于：與其它‘C54x器件、編碼解碼器、串行A/D等直接接口‘C54x串行口的三種形式：(1)標準同步串行口（SP）(2)緩沖串行口（BSP）(3)時分多路串行口（TDM）串行口可以工作在任意低的時鐘頻率上§1.10‘C54ｘ串行口Dspsl§1.10.1串行口的概述Dspsl§1.10.2標準串行口的組成數(shù)據(jù)發(fā)送寄存器發(fā)送移位寄存器數(shù)據(jù)接收寄存器接收移位寄存器Dspsl標準串行口的組成DRR－16位數(shù)據(jù)接收寄存器DXR－16位數(shù)據(jù)發(fā)送寄存器RSR－接收移位寄存器XSR－發(fā)送移位寄存器控制電路Dspsl在FSR和CLKR作用下，來自DR引腳的數(shù)據(jù)移位至RSR當RSR滿一個字時，就復制到DRR一旦RSR復制到DRR后，就產(chǎn)生串行口接收中斷，通知CPU從DRR中讀取數(shù)據(jù)串行口接收數(shù)據(jù)過程Dspsl串行口發(fā)送數(shù)據(jù)過程將要發(fā)送的數(shù)據(jù)寫到DXR若XSR空（上一個字已串行傳送到DX引腳），則將DXR復制到XSR在FSX和CLKX作用下，將XSR中的數(shù)據(jù)移到DX引腳輸出一旦DXR中的數(shù)據(jù)復制到XSR后，就產(chǎn)生串行口發(fā)送中斷XINT，通知CPU將新數(shù)據(jù)加載到DXRDspslBSP是在標準同步串行口的基礎(chǔ)上增加了一個自動緩沖單元（ABU），是一種增強型標準串行口ABU有獨立于CPU的專用總線，可允許串行口直接讀寫‘C54ｘ的內(nèi)部存儲器處理事務(wù)的開銷最省，數(shù)據(jù)率較高BSP有兩種工作方式：（1）非緩沖方式（與標準串行口相同）（2）自動緩沖方式（串行口直接與‘C54ｘ內(nèi)部存儲器進行16位數(shù)據(jù)傳送）緩沖串行口（BSP）

Dspsl時分多路串行口（TDM）將時間分成若干子間隔，每個子間隔傳送一個通信信息‘C54xTDM最多可以有8個TDM信道每個‘C54x可以用一個信道發(fā)送數(shù)據(jù)，一個或一個以上信道接收數(shù)據(jù)應(yīng)用場合：多處理器通信TDM有兩種工作方式：(1)非TDM方式（與標準串行口相同）(2)TDM方式Dspsl§1.11外部總線外部總線表明‘C54x具有很強的系統(tǒng)接口能力主要內(nèi)容：(1)外部總線接口(2)外部總線操作的優(yōu)先級別(3)等待狀態(tài)發(fā)生器(4)分區(qū)轉(zhuǎn)換邏輯(5)外部總線接口定時圖(6)復位和IDLE3省電工作方式(7)保持方式Dspsl§1.11.1外部總線接口Dspsl外部總線接口要求外部總線接口是一組并行接口MSTRB和IOSTRB信號相互排斥PS、DS和IS信號彼此相互排斥R/W控制數(shù)據(jù)傳遞方向READY（外部數(shù)據(jù)準備輸入信號）與片內(nèi)軟件可編程等待狀態(tài)發(fā)生器一道，使CPU可與慢速存儲器或I/O設(shè)備接口HOLD和HOLDA允許外部設(shè)備控制‘C54ｘ的外部資源當PMST中的地址可見位（AVIS）置1時，CPU執(zhí)行指令的內(nèi)部程序存儲器地址呈現(xiàn)在外部總線上，且IAQ（指令地址采集信號）有效MSC（微狀態(tài)完成信號）CPU尋址片內(nèi)存儲器時，外部數(shù)據(jù)總線呈高阻狀態(tài)，地址總線、PS、IS、DS保持先前狀態(tài)，其它信號無效Dspsl§1.11.1外部總線接口Dspsl外部總線接口要求外部總線接口是一組并行接口MSTRB和IOSTRB信號相互排斥PS、DS和IS信號彼此相互排斥R/W控制數(shù)據(jù)傳遞方向READY（外部數(shù)據(jù)準備輸入信號）與片內(nèi)軟件可編程等待狀態(tài)發(fā)生器一道，使CPU可與慢速存儲器或I/O設(shè)備接口HOLD和HOLDA允許外部設(shè)備控制‘C54ｘ的外部資源當PMST中的地址可見位（AVIS）置1時，CPU執(zhí)行指令的內(nèi)部程序存儲器地址呈現(xiàn)在外部總線上，且IAQ（指令地址采集信號）有效MSC（微狀態(tài)完成信號）CPU尋址片內(nèi)存儲器時，外部數(shù)據(jù)總線呈高阻狀態(tài)，地址總線、PS、IS、DS保持先前狀態(tài)，其它信號無效Dspsl外部總線接口要求外部總線接口是一組并行接口MSTRB和IOSTRB信號相互排斥PS、DS和IS信號彼此相互排斥R/W控制數(shù)據(jù)傳遞方向READY（外部數(shù)據(jù)準備輸入信號）與片內(nèi)軟件可編程等待狀態(tài)發(fā)生器一道，使CPU可與慢速存儲器或I/O設(shè)備接口HOLD和HOLDA允許外部設(shè)備控制‘C54ｘ的外部資源當PMST中的地址可見位（AVIS）置1時，CPU執(zhí)行指令的內(nèi)部程序存儲器地址呈現(xiàn)在外部總線上，且IAQ（指令地址采集信號）有效MSC（微狀態(tài)完成信號）CPU尋址片內(nèi)存儲器時，外部數(shù)據(jù)總線呈高阻狀態(tài)，地址總線、PS、IS、DS保持先前狀態(tài)，其它信號無效Dspsl§1.11.1外部總線接口Dspsl外部總線接口要求外部總線接口是一組并行接口MSTRB和IOSTRB信號相互排斥PS、DS和IS信號彼此相互排斥R/W控制數(shù)據(jù)傳遞方向READY（外部數(shù)據(jù)準備輸入信號）與片內(nèi)軟件可編程等待狀態(tài)發(fā)生器一道，使CPU可與慢速存儲器或I/O設(shè)備接口HOLD和HOLDA允許外部設(shè)備控制‘C54ｘ的外部資源當PMST中的地址可見位（AVIS）置1時，CPU執(zhí)行指令的內(nèi)部程序存儲器地址呈現(xiàn)在外部總線上，且IAQ（指令地址采集信號）有效MSC（微狀態(tài)完成信號）CPU尋址片內(nèi)存儲器時，外部數(shù)據(jù)總線呈高阻狀態(tài)，地址總線、PS、IS、DS保持先前狀態(tài)，其它信號無效Dspsl§1.11.2外部總線優(yōu)先級別的由來‘C54x片內(nèi)多總線結(jié)構(gòu)，可以單周期內(nèi)同時尋址多個總線；外部總線僅一組，每個機器周期只能尋址一次；若一個周期內(nèi)，對外部存儲器尋址2次（一次取指，一次取操作數(shù)），就會發(fā)生流水線沖突‘C54x已規(guī)定流水線各階段操作的優(yōu)先級別，自動緩解上述流水線沖突問題。Dspsl外部總線操作的優(yōu)先級別假設(shè)一個周期內(nèi)要對外部總線進行：1次取指，2次讀，1次寫操作數(shù)據(jù)尋址比取指有較高的優(yōu)先權(quán)Dspsl控制總線工作兩個部件等待狀態(tài)發(fā)生器分區(qū)開關(guān)邏輯電路MMR的等待狀態(tài)寄存器（SWWSR）0028hMMR的分區(qū)開關(guān)控制寄存器（BSCR）控制0029hDspsl§1.11.3 等待狀態(tài)發(fā)生器目的：與慢速存儲器或I/O設(shè)備接口產(chǎn)生等待狀態(tài)的兩種方法：（1）軟件可編程等待狀態(tài)發(fā)生器最多可使外部總線周期延長7個T（2）軟件和硬件混合產(chǎn)生等待狀態(tài)(第六章中介紹）Dspsl軟件等待狀態(tài)寄存器（SWWSR）每位的定義Dspsl表1－51軟件等待狀態(tài)寄存器（SWWSR）各字段的功能（除‘C548）

Dspsl表1－51軟件等待狀態(tài)寄存器（SWWSR）各字段的功能（除‘C548）Dspsl軟件等待狀態(tài)寄存器（SWWSR）的用法用法：

STM ＃2009ｈ，SWWSR2009ｈ＝0010000000001001，將在尋址I/O空間時插入2T，尋址程序空間時插入1T，尋址數(shù)據(jù)空間時不插入等待狀態(tài)。Dspsl§1.11.4分區(qū)轉(zhuǎn)換邏輯可編程分區(qū)轉(zhuǎn)換邏輯的功能：當‘C54x在外部存儲器分區(qū)之間切換時，不需要外部為存儲器插等待狀態(tài)，分區(qū)轉(zhuǎn)換邏輯會自動插入一個T。分區(qū)轉(zhuǎn)換控制寄存器（BSCR）Dspsl表1-53分區(qū)轉(zhuǎn)換控制寄存器(BSCR)各位段的功能(1)Dspsl表1-53分區(qū)轉(zhuǎn)換控制寄存器(BSCR)各位段的功能(2)一般均為0，很少用外部存儲時置1Dspsl自動插入一個附加周期一次程度存儲器讀操作后緊跟對不同存儲器分區(qū)另一次程序讀或數(shù)據(jù)存儲器讀操作。當PS~DS位置1時，一次程序存儲器讀操作后緊跟一次數(shù)據(jù)存儲器讀。擴展外部程序存儲器芯片一次程序存儲器讀后，緊跟對不同頁進行另一次程序存儲器讀。一次數(shù)據(jù)存儲器讀操作后，緊跟一個不同存儲器分區(qū)進行另一次程序存儲器或數(shù)據(jù)存儲器讀。當PS-DS位置1，一次數(shù)據(jù)存儲器讀操作之后，緊跟一次程序存儲器讀操作。Dspsl訪問外部存儲空間或I/O空間的時序圖。一個CLKOUT周期的定義：從一個下降沿到下一個下降沿。接口定時圖的作用：（1）了解一條指令執(zhí)行的機器周期數(shù)。例如：存儲器寫 2TI/O讀或?qū)?2T存儲器讀 1T（2）選配外部存儲器芯片或I/O器件?！?.11.5外部總線接口定時圖（繼續(xù)）Dspsl定時圖舉例：存儲器讀－讀－寫操作定時圖1、在一個存儲器分區(qū)中來回讀，只要一個T2、寫2T3、讀后寫或者寫后讀多花半個周期低電平有效，至少1周期在存儲器寫操作前后地址變化在上升沿與地址變化同時DspslI/O尋址定時圖1、I/O讀寫均2T2、若前一步為存儲器尋址，地址變化為上升沿持續(xù)一個周期Dspsl‘C54x復位后的總線狀態(tài)RS變?yōu)榈碗娖胶?個機器周期，PS、MSTRB和IAQ均變成高電平。RS變?yōu)榈碗娖胶?個機器周期，R/W變?yōu)楦唠娖?，?shù)據(jù)總線變?yōu)楦咦锠顟B(tài)，地址總線上為FF80h。同時，器件內(nèi)部也進入復位狀態(tài)。當RS結(jié)束(變成高電平)后的外部總線狀態(tài)為:RS變成高電平后5個機器周期，PS變成低電平。RS變成高電平后6個機器周期，MSTRB和IACK變成低電平。再經(jīng)過一個半周期之后，CPU準備讀數(shù)并進入正常工作狀態(tài)?！?.11.6復位和IDLE3省電工作方式Dspsl外部總線復位定時圖持續(xù)2T持續(xù)4T持續(xù)5T高電平后5T高電平后6TDspsl“喚醒”IDLE3省電方式CPU執(zhí)行IDLE3指令，PLL完全停止工作，功耗降低利用外部中斷（INTn、NMI和RS）結(jié)束