微機原理及應(yīng)用存儲器

微機原理及應(yīng)用存儲器第1頁，共75頁，2023年，2月20日，星期四

第6章存儲器系統(tǒng)第2頁，共75頁，2023年，2月20日，星期四第6章存儲器6.1概述6.2隨機存儲器6.3只讀存儲器6.4主存儲器設(shè)計3第3頁，共75頁，2023年，2月20日，星期四6.1概述主要內(nèi)容：微型機的存儲系統(tǒng)半導(dǎo)體存儲器的基本概念存儲器的分類及其特點兩類半導(dǎo)體存儲器的主要區(qū)別存儲器是計算機的重要組成部分，用來存放計算機系統(tǒng)工作時所用的信息——程序和數(shù)據(jù)。4第4頁，共75頁，2023年，2月20日，星期四一、存儲器的一般概念存儲器由能夠表示二進制數(shù)“0”和“1”的、具有記憶功能的一些物理器件組成。存儲器能存放一位二進制數(shù)的物理器件稱為一個存儲元。若干存儲元構(gòu)成一個存儲單元。1、內(nèi)存和外存2、存儲器的分類3、存儲器的性能指標(biāo)4、存儲器的基本結(jié)構(gòu)5第5頁，共75頁，2023年，2月20日，星期四1、內(nèi)存和外存

（1）內(nèi)存(或主存），用于存放當(dāng)前正在使用的程序和數(shù)據(jù)，CPU可以對它直接訪問，存取速度快，但容量較小。（2）外存（或輔存），用于存放一些CPU暫時不處理的程序和數(shù)據(jù)。當(dāng)CPU要處理這些信息時，必須先將其調(diào)入內(nèi)存。需通過專用設(shè)備才能對其進行讀寫操作。 外存包括軟盤，硬盤，光盤等等。 外存容量大，相對內(nèi)存來說，存取速度較慢。6第6頁，共75頁，2023年，2月20日，星期四2、存儲器的分類(應(yīng)用)(1)只讀存儲器ROM(2)隨機存取存儲器RAM7第7頁，共75頁，2023年，2月20日，星期四(1)只讀存儲器ROM

只讀存儲器(ReadOnlyMemory—ROM)——用戶在使用時只能讀出其中信息，不能修改或?qū)懭胄碌男畔?，斷電后，其信息不會消失。只讀存儲器分類:①存儲單元中的信息由ROM制造廠在生產(chǎn)時一次性寫入，稱為掩膜ROM（MaskedROM）；

②

PROM(ProgrammableROM—可編程ROM)——PROM中的程序和數(shù)據(jù)是由用戶自行寫入的，但一經(jīng)寫入，就無法更改，是一次性的ROM；8第8頁，共75頁，2023年，2月20日，星期四(1)只讀存儲器ROM③EPROM(ErasebleProgrammableROM—可擦除可編程ROM)——可由用戶自行寫入程序和數(shù)據(jù)，寫入后的內(nèi)容可用紫外線燈照射擦除，然后可以重新寫入新的內(nèi)容，可以多次擦除，多次使用。

④

E2PROM(ElectricallyErasebleProgrammableROM—電可擦除可編程ROM)——可用電信號進行清除和改寫的存儲器，使用方便。掉電不丟失。思考：EPROM和E2PROM與RAM的區(qū)別？9第9頁，共75頁，2023年，2月20日，星期四(2)隨機存取存儲器RAM

隨機存取存儲器(RandomAccessMemory)——RAM的特點是存儲器中的信息能讀能寫，且對存儲器中任一單元的讀或?qū)懖僮魉枰臅r間基本是一樣的。斷電后，RAM中的信息即消失。按其制造工藝分：（1）雙極型半導(dǎo)體RAM

存取時間短，與MOS型比，集成度低，功耗大，價格高。（2）MOS型RAM10第10頁，共75頁，2023年，2月20日，星期四(2)隨機存取存儲器RAMMOS型RAM分為兩類：①SRAM(StaticRAM—靜態(tài)RAM)——SRAM是利用半導(dǎo)體觸發(fā)器的兩個穩(wěn)定狀態(tài)表示“1”和“0”。只要電源不撤除，信息不會消失，不需要刷新電路。②DRAM(DynamicRAM—動態(tài)RAM)——DRAM是利用電容端電壓的高低來表示“1”和“0”，為了彌補漏電需要定時刷新。一般微機系統(tǒng)中的內(nèi)存采用DRAM，配有刷新電路，每隔1—2ms刷新一次。11第11頁，共75頁，2023年，2月20日，星期四3、存儲器的性能指標(biāo)(1)存儲容量(2)存儲速度(3)可靠性(4)功耗12第12頁，共75頁，2023年，2月20日，星期四(1)存儲容量

存儲容量是指一塊存儲芯片上所能存儲的二進制位數(shù)。假設(shè)存儲芯片的存儲單元數(shù)是M，一個存儲單元所存儲的信息的位數(shù)是N，則其存儲容量為M×N。D7…D1D013第13頁，共75頁，2023年，2月20日，星期四例題1、已知單片6116芯片的地址線是11位，每個存儲單元是8位，求其存儲容量?解:因為可編址范圍211

，即M＝211，

每個存儲單元可存8位，即N＝8，所以，6116的存儲容量=211×8 =2×1024×8 =2K×8

＝2KB14第14頁，共75頁，2023年，2月20日，星期四例題2、若要組成64K字節(jié)的存儲器，以下芯片各需幾片? ①6116(2K×8) ②4416(16K×4)解:①(64K×8)÷(2K×8)=32(片)②(64K×8)÷(16K×4)=8(片)15第15頁，共75頁，2023年，2月20日，星期四區(qū)別：芯片的存儲容量和微機的存儲容量

微機的存儲容量——由多片存儲芯片組成的總存儲容量。①微機的最大內(nèi)存容量

——由CPU的地址總線決定。如：PC486，地址總線是32位，則，內(nèi)存容許最大容量是232=4G；②實際的裝機容量

——由實際使用的若干片存儲芯片組成的總存儲容量。16第16頁，共75頁，2023年，2月20日，星期四(2)存儲速度

存儲器的存取速度是影響計算機運算速度的主要因素，用兩個參數(shù)來衡量：①存取時間TA

（AccessTime）——定義為啟動一次存儲器操作（讀或?qū)懀?，到完成該操作所?jīng)歷的時間。②存儲周期TMC（MemoryCycle）——定義啟動兩次讀（或?qū)懀┐鎯ζ鞑僮髦g所需的最小時間間隔。注意：CPU讀寫存儲器的時間必須大于存儲芯片的額定存取時間17第17頁，共75頁，2023年，2月20日，星期四(3)可靠性

存儲器的可靠性用MTBF來衡量。

MTBF即MeanTimeBetweenFailures——平均故障間隔時間，MTBF越長，表示可靠性越高。(4)功耗使用功耗低的存儲芯片構(gòu)成存儲系統(tǒng)不僅可以減少對電源容量的要求，而且還可以提高存儲系統(tǒng)的可靠性。18第18頁，共75頁，2023年，2月20日，星期四4、存儲器的基本結(jié)構(gòu)1、存儲體—由多個基本存儲單元組成，容量即為M×N；2、地址寄存器（地址鎖存器）—鎖存CPU送來的地址信號；3、地址譯碼器—對地址信號進行譯碼，選擇存儲體中要訪問的存儲單元；4、讀/寫驅(qū)動電路—包括讀出放大和寫入電路；5、數(shù)據(jù)緩沖器—芯片數(shù)據(jù)信號經(jīng)雙向三態(tài)門掛在數(shù)據(jù)總線上，未選中該片，呈高阻狀態(tài)；6、讀/寫控制電路—接受來自CPU的片選信號、讀/寫信號。（對ROM—只讀；對DRAM－刷新信號）19第19頁，共75頁，2023年，2月20日，星期四“讀”操作工作過程（1）送地址—CPU通過地址總線將地址送入地址寄存器，并譯碼；（2）發(fā)出“讀”命令—CPU通過控制總線將“存儲器讀”信號送入讀/寫控制電路；（3）從存儲器讀出數(shù)據(jù)—讀/寫控制電路根據(jù)“讀”信號和片選信號選中存儲體中的某一存儲單元，從該單元讀出數(shù)據(jù)，送到數(shù)據(jù)緩存器。再經(jīng)過數(shù)據(jù)總線送到CPU。20第20頁，共75頁，2023年，2月20日，星期四“寫”操作工作過程（1）送地址—CPU通過地址總線將地址送入地址寄存器，并譯碼；（2）發(fā)出“寫”命令—CPU通過控制總線將“寫”信號送入讀/寫控制電路；（3）寫入數(shù)據(jù)到存儲器—讀/寫控制電路根據(jù)“寫”信號和片選信號選中存儲體中的某一存儲單元，將數(shù)據(jù)總線上的數(shù)據(jù)，送到數(shù)據(jù)緩存器，再寫入到選中的存儲單元。21第21頁，共75頁，2023年，2月20日，星期四6.2隨機存取存儲器要求掌握：SRAM與DRAM的主要特點幾種常用存儲器芯片及其與系統(tǒng)的連接了解存儲器擴展技術(shù)22第22頁，共75頁，2023年，2月20日，星期四一、靜態(tài)存儲器SRAM特點：存儲元由雙穩(wěn)電路構(gòu)成，存儲信息穩(wěn)定T1T2工作管;T3T4是負(fù)載管;T5T6T7T8是控制管23第23頁，共75頁，2023年，2月20日，星期四

典型SRAM芯片地址線：A0---A12數(shù)據(jù)線：D0---D7輸出允許信號：OE寫允許信號：WE選片信號：CS1，CS22A12A7A6A5A4A3A2A1D0D1345678910111213141NCA0D2GND27WECS2A8A9A11OEA10CS1D6D526252423222120191817161528VCCD7D4D36264工作時序與系統(tǒng)的連接使用CMOSRAM芯片6264（8KB）：

主要引腳功能24第24頁，共75頁，2023年，2月20日，星期四6264的工作過程6264的讀操作和寫操作CS1

片選信號

OE

輸出允許

WE

寫允許信號

D0-D7

0

0

1

寫入

1

0

1

讀出

0或10或1

三態(tài)

片選信號CS2×0××6264真值表未選中25第25頁，共75頁，2023年，2月20日，星期四6264的工作過程—寫操作(1)將寫入單元的地址送到A0-A12上;(2)將要寫入的數(shù)據(jù)送到數(shù)據(jù)線上;(3)使片選信號(CS1、

CS2)同時有效;(4)在WE端加上有效的低電平,OE端可以任意;26第26頁，共75頁，2023年，2月20日，星期四6264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D727第27頁，共75頁，2023年，2月20日，星期四譯碼電路

作用：將輸入的一組二進制編碼變換為一個特定的輸出信號，即：將輸入的一組高位地址信號通過變換，產(chǎn)生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內(nèi)存中的地址范圍。

分類：（1）全地址譯碼

（2）部分地址譯碼28第28頁，共75頁，2023年，2月20日，星期四全地址譯碼用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據(jù)一個惟一的內(nèi)存地址例

所接芯片的地址范圍

F0000H~F1FFFHA19A18A17A16A15A14A13&16264CS129第29頁，共75頁，2023年，2月20日，星期四部分地址譯碼用部分高位地址信號（而不是全部）作為譯碼信號，使得被選中得存儲器芯片占有幾組不同的地址范圍例兩組地址：

F0000H-F1FFFHB0000H-B1FFFH被選中芯片的每個單元都占有兩個地址，即這兩個地址都指向同一個單元A19A17A16A15A14A13&16264CS130第30頁，共75頁，2023年，2月20日，星期四應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH使用74LS138譯碼器構(gòu)成譯碼電路譯碼和譯碼器31第31頁，共75頁，2023年，2月20日，星期四譯碼和譯碼器

全部CPU高位地址參與譯碼，稱之為全譯碼。全譯碼方式能保證每個存儲單元地址唯一。若只選擇CPU一部分高位地址參與譯碼，這稱為部分譯瑪。每個存儲單元會有多個地址對應(yīng)，地址譯碼可以選擇專用芯片，在微機系統(tǒng)中常用的有74LS138（稱3-8譯碼器）。真值表32第32頁，共75頁，2023年，2月20日，星期四74LS138真值表33第33頁，共75頁，2023年，2月20日，星期四應(yīng)用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY074LS13834第34頁，共75頁，2023年，2月20日，星期四應(yīng)用舉例A19A18A17A16A15A14A130011111地址范圍：3E000H-3FFFFHA12A11----A0X000H----FFFH35第35頁，共75頁，2023年，2月20日，星期四應(yīng)用舉例A19A18A17A16A15A14A130011111地址范圍：3E000H-3FFFFHA12A11----A0X000H----FFFH36第36頁，共75頁，2023年，2月20日，星期四應(yīng)用舉例A19A18A17A16A15A14A131X1X111地址范圍：AE000H-AFFFFHBE000H-BEFFFHEE000H-EFFFFHFE000H-FFFFFHA12A11----A0X000H----FFFH37第37頁，共75頁，2023年，2月20日，星期四其它典型芯片舉例

SRAM芯片HM6116(簡稱6116）——靜態(tài)隨機存取存儲器，11條地址線，8位數(shù)據(jù)線，3條控制線，兩條電源線，單片存儲容量2K×8。常用的SRAM還有6232，62256，適用于較小系統(tǒng)。38第38頁，共75頁，2023年，2月20日，星期四應(yīng)用舉例用存儲器芯片SRAM6116構(gòu)成一個4KB的存儲器。要求其地址范圍為：78000H~78FFFHG1=1G2A=G2B=0時，譯碼器處于使能狀態(tài)。A、B和C三條線的輸入決定Y0

–Y7的狀態(tài)。A19A18A17A16A15A14A13A12A11011110CBA39第39頁，共75頁，2023年，2月20日，星期四二、動態(tài)隨機存儲器DRAM特點：存儲元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲的信息不穩(wěn)定，故DRAM芯片需要定時刷新原理:40第40頁，共75頁，2023年，2月20日，星期四典型芯片舉例

DRAM芯片Intel2164A—動態(tài)隨機存取存儲器，8條地址線，2位數(shù)據(jù)線(輸出和輸入），3條控制線，兩條電源線，單片存儲容量64K×1。地址線采用分時復(fù)用，由CAS（列選通）和RAS（行選通），從而實現(xiàn)16位地址線，M＝216＝64K。NCDINWEA0A112345678RASA2GNDVCCCASDOUTA3A4161514131211109A6A5A7216441第41頁，共75頁，2023年，2月20日，星期四典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來確定一個單元行列地址分時傳送，共用一組地址信號線地址信號線的數(shù)量僅為同等容量SRAM芯片的一半42第42頁，共75頁，2023年，2月20日，星期四主要引線RAS：行地址選通信號。用于鎖存行地址CAS：列地址選通信號地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE：寫允許信號WE=0數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出NCDINWEA0A112345678RASA2GNDVCCCASDOUTA3A4161514131211109A6A5A7216443第43頁，共75頁，2023年，2月20日，星期四工作原理數(shù)據(jù)讀出數(shù)據(jù)寫入44第44頁，共75頁，2023年，2月20日，星期四工作原理刷新:將存放于每位中的信息讀出再照原樣寫入原單元的過程45第45頁，共75頁，2023年，2月20日，星期四三、存儲器擴展技術(shù)位擴展字?jǐn)U展字位擴展用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間，它們在整個內(nèi)存中占據(jù)不同的地址范圍，任一時刻僅有一片（或一組）被選中——存儲器的擴展。存儲器的存儲容量等于：單元數(shù)×每單元的位數(shù)字節(jié)數(shù)字長46第46頁，共75頁，2023年，2月20日，星期四位擴展當(dāng)構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長時，就要進行位擴展，使每個單元的字長滿足要求位擴展方法：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出連接至數(shù)據(jù)總線的不同位上位擴展特點：存儲器的單元數(shù)不變，位數(shù)增加47第47頁，共75頁，2023年，2月20日，星期四位擴展例用8片2164A芯片構(gòu)成64KB存儲器LS158A0~A7A8~A152164A2164A2164ADBABD0D1D7A0~A748第48頁，共75頁，2023年，2月20日，星期四字?jǐn)U展地址空間的擴展。芯片每個單元中的字長滿足，但單元數(shù)不滿足擴展原則：每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實現(xiàn)每個芯片占據(jù)不同的地址范圍49第49頁，共75頁，2023年，2月20日，星期四字位擴展根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)進行位擴展以滿足字長要求進行字?jǐn)U展以滿足容量要求若已有存儲芯片的容量為L×K，要構(gòu)成容量為M×N的存儲器，需要的芯片數(shù)為：（M/L）×（N/K）50第50頁，共75頁，2023年，2月20日，星期四6.3只讀存儲器（ROM）掩模ROM一次性可寫ROM（PROM)可讀寫ROM分類EPROM（紫外線擦除）EEPROM（電擦除）知識點回顧:51第51頁，共75頁，2023年，2月20日，星期四一、EPROM特點：可多次編程寫入掉電后內(nèi)容不丟失內(nèi)容的擦除需用紫外線擦除器52第52頁，共75頁，2023年，2月20日，星期四EPROM27648K×8bit芯片，其引腳與SRAM6264完全兼容：地址信號：A0~A12數(shù)據(jù)信號：D0~D7輸出信號：OE片選信號：CE編程脈沖輸入：PGM讀操作時PGM＝12A12A7A6A5A4A3A2A1D0D1345678910111213141VPPA0D2GND27PGMNCA8A9A11OEA10CED6D526252423222120191817161528VCCD7D4D3276453第53頁，共75頁，2023年，2月20日，星期四2764的工作方式數(shù)據(jù)讀出編程寫入擦除標(biāo)準(zhǔn)編程方式快速編程方式編程寫入的特點：每出現(xiàn)一個編程負(fù)脈沖就寫入一個字節(jié)數(shù)據(jù)54第54頁，共75頁，2023年，2月20日，星期四2764的工作方式數(shù)據(jù)讀出：55第55頁，共75頁，2023年，2月20日，星期四2764的工作示例A19A18A17A16A15A14A13A12-A00111CBA2764芯片的地址范圍是：70000H-71FFFH56第56頁，共75頁，2023年，2月20日，星期四二、EEPROM特點：可在線編程寫入掉電后內(nèi)容不丟失電可擦除57第57頁，共75頁，2023年，2月20日，星期四典型EEPROM芯片98C64A8K×8bit芯片13根地址線（A0~A12）8位數(shù)據(jù)線（D0~D7）輸出允許信號（OE）寫允許信號（WE）選片信號（CE）狀態(tài)輸出端（READY/BUSY）58第58頁，共75頁，2023年，2月20日，星期四工作方式數(shù)據(jù)讀出編程寫入擦除字節(jié)寫入：每一次BUSY正脈沖寫入一個字節(jié)自動頁寫入：每一次BUSY正脈寫入一頁（1~32字節(jié)）字節(jié)擦除：一次擦除一個字節(jié)片擦除：一次擦除整片59第59頁，共75頁，2023年，2月20日，星期四EEPROM的應(yīng)用可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫，但每寫入一個字節(jié)都需判斷READY/BUSY

端的狀態(tài)，僅當(dāng)該端為高電平時才可寫入下一個字節(jié)60第60頁，共75頁，2023年，2月20日，星期四三、閃存特點：通過向內(nèi)部控制寄存器寫入命令的方法來控制芯片的工作方式61第61頁，共75頁，2023年，2月20日，星期四工作方式數(shù)據(jù)讀出編程寫入：擦除讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護字節(jié)擦除，塊擦除，片擦除擦除掛起62第62頁，共75頁，2023年，2月20日，星期四6.4主存儲器設(shè)計1、芯片選擇2、存儲器芯片的基本地址3、存儲器芯片的容量擴充4、存儲器芯片與CPU連接63第63頁，共75頁，2023年，2月20日，星期四1、芯片選擇①SRAM與CPU連接，不需要外圍電路，連接簡單，用于小型控制系統(tǒng)。②DRAM常用于大型系統(tǒng)，因為需要刷新電路，比如PC機的內(nèi)存條。③ROM通常用于存放固定的系統(tǒng)程序。64第64頁，共75頁，2023年，2月20日，星期四2、存儲器芯片的基本地址6116的基本地址：000H~7FFHD7…D1D065第65頁，共75頁，2023年，2月20日，星期四2、存儲器芯片的基本地址6264的基本地址:0000H~1FFFHD7…D1D066第66頁，共75頁，2023年，2月20日，星期四2、存儲器芯片的基本地址2114的基本地址是000H~3FFHD3D2D1D067第67頁，共75頁，2023年，2月20日，星期四2、存儲器芯片的基本地址EPROM27218基本地址是0000H~3FFFHD7…D1D068第68頁，共75頁，2023年，2月20日，星期四3、存儲器芯片的容量擴充對1#來說其地址范圍00

000000000000~00

011111111111（即000H~07FFH）用兩片6116芯片（2K×8）即可擴展成4K×8位，這種擴展方式就稱為字?jǐn)U展。對2#來說其地址范圍00

100000000000~00111111111111（即0800H~0FFFH)69第69頁，共75頁，2023年，2月20日，星期四3、存儲器芯片的容量擴充

顯然，我們可以用2片2114組成1K×8位的存儲器，這種擴展方式稱為位擴展。對2114來說，存儲容量是1K×4位，而正常數(shù)據(jù)都以字節(jié)作為存儲單元，顯然需要進行擴展。N=(1K×8位)÷(1