第八章數(shù)模和模數(shù)轉(zhuǎn)換

第八章數(shù)模和模數(shù)轉(zhuǎn)換第1頁(yè)，共40頁(yè)，2023年，2月20日，星期一思考題1為什么要進(jìn)行A/D和D/A轉(zhuǎn)換2D/A轉(zhuǎn)換的原理和主要參數(shù)3A/D轉(zhuǎn)換的原理和主要參數(shù)第2頁(yè)，共40頁(yè)，2023年，2月20日，星期一8.1概述模擬信號(hào)是表示模擬量的信號(hào)，模擬量是在時(shí)間和數(shù)值上都是連續(xù)的的物理量。數(shù)字信號(hào)是表示數(shù)字量的信號(hào)，數(shù)字量是在時(shí)間和數(shù)值上都是離散的。實(shí)現(xiàn)數(shù)字信號(hào)的產(chǎn)生、傳輸和處理的電路稱為數(shù)字電路。數(shù)字信號(hào)與模擬信號(hào)可以相互轉(zhuǎn)換。（A/D與D/A）第3頁(yè)，共40頁(yè)，2023年，2月20日，星期一一、用途及要求傳感器放大器A/D轉(zhuǎn)換微型計(jì)算機(jī)控制對(duì)象D/A轉(zhuǎn)換溫度時(shí)間！精度！速度電加熱爐熱電偶執(zhí)行機(jī)構(gòu)8.1概述第4頁(yè)，共40頁(yè)，2023年，2月20日，星期一二、分類8.2D/A轉(zhuǎn)換器的基本原理按解碼網(wǎng)絡(luò)權(quán)電阻網(wǎng)絡(luò)DAC

R–2R倒T形電阻網(wǎng)絡(luò)DAC

權(quán)電流型網(wǎng)絡(luò)DACT型電阻網(wǎng)絡(luò)DAC按電子開關(guān)類型CMOS開關(guān)型DAC（速度低）電流開關(guān)型DAC（速度高）ECL電流開關(guān)型DAC（速度最高）雙極型DAC（速度高）DAC0808、DAC0807CB7520、DAC0832第5頁(yè)，共40頁(yè)，2023年，2月20日，星期一

對(duì)于有權(quán)碼，先將每位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后相加，即可得到與數(shù)字量成正比的總模擬量，從而實(shí)現(xiàn)數(shù)字/模擬轉(zhuǎn)換。8.2D/A轉(zhuǎn)換器的基本原理第6頁(yè)，共40頁(yè)，2023年，2月20日，星期一圖是4位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的原理圖，它是由權(quán)電阻網(wǎng)絡(luò)、4個(gè)電子模擬開關(guān)和1個(gè)求和放大器組成。8.2D/A轉(zhuǎn)換器的基本原理8.2.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器第7頁(yè)，共40頁(yè)，2023年，2月20日，星期一（1）S3~S0:為電子開關(guān)，其狀態(tài)受輸入數(shù)碼d3~d0的取值控制。當(dāng)di＝1時(shí)開關(guān)接到參考電壓VREF上，有支路電流Ii流向求和放大器；當(dāng)di＝0時(shí)開關(guān)接地，支路電流Ii為零。圖8.2.28.2D/A轉(zhuǎn)換器的基本原理第8頁(yè)，共40頁(yè)，2023年，2月20日，星期一（2）求和放大器A：為一個(gè)接成負(fù)反饋的理想運(yùn)算放大器。即：AV＝∞，iI＝0，Ro＝0。由于負(fù)反饋，存在虛短和虛斷，即V－≈V＋＝0，iI＝0。（3）VREF：基準(zhǔn)電壓圖8.2.28.2D/A轉(zhuǎn)換器的基本原理第9頁(yè)，共40頁(yè)，2023年，2月20日，星期一2.輸出電壓的計(jì)算：由于V－≈V＋＝0，故各電流為輸出電壓為圖8.2.28.2D/A轉(zhuǎn)換器的基本原理第10頁(yè)，共40頁(yè)，2023年，2月20日，星期一取RF＝R/2，則輸出電壓為圖11.2.28.2D/A轉(zhuǎn)換器的基本原理第11頁(yè)，共40頁(yè)，2023年，2月20日，星期一上式標(biāo)明，輸出的模擬電壓與輸入的數(shù)字量Dn成正比。注：1.若VREF取正值，則輸出電壓為負(fù)值。若想輸出電壓為正值，可以將VREF取負(fù)值。2.此電路的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，所用的電阻元件少。缺點(diǎn)是各個(gè)電阻的阻值相差較大，輸入數(shù)字量的位數(shù)越多，差別就越大，故很難保證電阻的精確度。8.2D/A轉(zhuǎn)換器的基本原理第12頁(yè)，共40頁(yè)，2023年，2月20日，星期一解：

輸出電壓值為圖11.2.2在下圖權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取VREF=10V，試求當(dāng)輸入數(shù)字量為d3d2d1d0=1010時(shí)輸出電壓的大??？

8.2D/A轉(zhuǎn)換器的基本原理第13頁(yè)，共40頁(yè)，2023年，2月20日，星期一2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器為了克服權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電阻阻值相差太大的缺點(diǎn)，改進(jìn)電路為倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，如圖所示。8.2D/A轉(zhuǎn)換器的基本原理第14頁(yè)，共40頁(yè)，2023年，2月20日，星期一根據(jù)“虛短”“虛地”，有V－≈V＋，無(wú)論開關(guān)打在哪一面，流過每個(gè)支路的電流始終不變。故可等效成圖所示電路。RRRR8.2D/A轉(zhuǎn)換器的基本原理第15頁(yè)，共40頁(yè)，2023年，2月20日，星期一則總的電流為RRRR圖11.2.58.2D/A轉(zhuǎn)換器的基本原理第16頁(yè)，共40頁(yè)，2023年，2月20日，星期一由于故輸出電壓為8.2D/A轉(zhuǎn)換器的基本原理第17頁(yè)，共40頁(yè)，2023年，2月20日，星期一解：

輸出電壓值為P206：8-5在下圖倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取VREF=5V，R=1k試求當(dāng)輸入數(shù)字量為d3d2d1d0=0101時(shí)輸出電壓的大?。坎⒂?jì)算各個(gè)電流與輸入數(shù)字量之間的關(guān)系。

8.2D/A轉(zhuǎn)換器的基本原理第18頁(yè)，共40頁(yè)，2023年，2月20日，星期一引腳圖

DAC0832是采用CMOS工藝制成的單片直流輸出型8位數(shù)/模轉(zhuǎn)換器。單電源供電，從+5～+l5V均可正常工作?；鶞?zhǔn)電壓的范圍為±10V，電流建立時(shí)間為lμs，低功耗20mW。8.2D/A轉(zhuǎn)換器的基本原理第19頁(yè)，共40頁(yè)，2023年，2月20日，星期一1.轉(zhuǎn)換精度D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)（1）分辨率——分辨率用于表示D/A轉(zhuǎn)換器對(duì)輸入微小量變化敏感程度的，定義為D/A轉(zhuǎn)換器模擬輸出電壓可能分成的等級(jí)數(shù)，從00…00到11…11全部2n個(gè)不同的狀態(tài)，給出2n個(gè)不同的輸出電壓，位數(shù)越多，等級(jí)越多，意味著分辨率越高。所以在實(shí)際應(yīng)用中，往往用輸入數(shù)字量的位數(shù)表示D/A轉(zhuǎn)換器的分辨率。8.2D/A轉(zhuǎn)換器的基本原理另外也用D/A轉(zhuǎn)換器能夠分辨出的最小電壓與最大電壓之比表示分辨率，即如10位D/A轉(zhuǎn)換器的分辨率為第20頁(yè)，共40頁(yè)，2023年，2月20日，星期一（2）轉(zhuǎn)換誤差（實(shí)際精度）:由于D/A轉(zhuǎn)換器的各個(gè)環(huán)節(jié)在參數(shù)及性能上和理論值存在著差異，如基準(zhǔn)電壓不夠穩(wěn)定、運(yùn)算放大器的零點(diǎn)漂移、模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降、電阻網(wǎng)絡(luò)中電阻阻值的偏差以及三極管特性不一致等等因素，都會(huì)使得實(shí)際精度與轉(zhuǎn)換誤差有關(guān)系。8.2D/A轉(zhuǎn)換器的基本原理第21頁(yè)，共40頁(yè)，2023年，2月20日，星期一轉(zhuǎn)換誤差是表示由各種因素引起誤差的一個(gè)綜合性的指標(biāo)，它表示實(shí)際的D/A轉(zhuǎn)換器特性和理論轉(zhuǎn)換特性之間的最大偏差，如圖11.2.16所示圖11.2.16*轉(zhuǎn)換誤差一般用最低有效位的倍數(shù)表示，如1LSB，即為輸出的模擬電壓和理論值之間的絕對(duì)誤差小于等于輸入為00…01時(shí)的輸出電壓。有時(shí)也用絕對(duì)誤差與輸出電壓滿刻度的百分?jǐn)?shù)來(lái)表示8.2D/A轉(zhuǎn)換器的基本原理第22頁(yè)，共40頁(yè)，2023年，2月20日，星期一D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)2.轉(zhuǎn)換速度（2）轉(zhuǎn)換速率（SR）——在大信號(hào)工作狀態(tài)下模擬電壓的變化率。（1）建立時(shí)間（tset）——當(dāng)輸入的數(shù)字量發(fā)生變化時(shí)，輸出電壓變化到相應(yīng)穩(wěn)定電壓值所需時(shí)間。8.2D/A轉(zhuǎn)換器的基本原理第23頁(yè)，共40頁(yè)，2023年，2月20日，星期一一．A/D轉(zhuǎn)換的一般步驟由于輸入的模擬信號(hào)在時(shí)間上是連續(xù)量，所以一般的A/D轉(zhuǎn)換過程為：

取樣、保持、量化和編碼。8.3A/D轉(zhuǎn)換器的基本原理第24頁(yè)，共40頁(yè)，2023年，2月20日，星期一所以A/D轉(zhuǎn)換過程是首先對(duì)輸入模擬電壓信號(hào)進(jìn)行取樣，然后保持并將取樣電壓量化為數(shù)字量，并按一定的編碼形式給出轉(zhuǎn)換結(jié)果。一、取樣定理：取樣是將隨時(shí)間連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間離散的模擬量。圖為對(duì)某個(gè)輸入信號(hào)進(jìn)行采樣的波形。其中vs為取樣信號(hào)，vI

表示輸入的模擬信號(hào)。8.3A/D轉(zhuǎn)換器的基本原理第25頁(yè)，共40頁(yè)，2023年，2月20日，星期一為了使得取樣信號(hào)能逼近輸入模擬信號(hào)，則取樣信號(hào)應(yīng)該有足夠高的頻率。為了保證取樣信號(hào)將被取樣信號(hào)恢復(fù)，其頻率關(guān)系必須滿足取樣定理。取樣定理為：若fs為取樣信號(hào)的頻率，fi（max）為輸入模擬信號(hào)的最高頻率分量的頻率，則它們必須滿足一般取注：在取樣電路每次取得的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)時(shí)都需要一定的時(shí)間,而且為了給后續(xù)的量化編碼提供一個(gè)穩(wěn)定值，則每次取得的模擬信號(hào)必須通過保持電路保持一段時(shí)間。一般取樣和保持過程往往是通過取樣－保持電路同時(shí)完成的。8.3A/D轉(zhuǎn)換器的基本原理第26頁(yè)，共40頁(yè)，2023年，2月20日，星期一二、量化和編碼：1.量化數(shù)字量不僅時(shí)間上是離散的，而且數(shù)值上也是離散的，所以任何一個(gè)數(shù)字量的大小只能是某個(gè)規(guī)定的最小數(shù)量單位的整數(shù)倍。將采樣電壓表示為最小數(shù)量單位（Δ）的整數(shù)倍，稱為量化。所取得最小數(shù)量單位叫做量化單位，用△表示，它是數(shù)字信號(hào)最低位（LSB）為1,其它位為0時(shí)所對(duì)應(yīng)的模擬量，即1LSB。如圖11.2.3所示8.3A/D轉(zhuǎn)換器的基本原理第27頁(yè)，共40頁(yè)，2023年，2月20日，星期一二、量化和編碼：1.量化8.3A/D轉(zhuǎn)換器的基本原理第28頁(yè)，共40頁(yè)，2023年，2月20日，星期一將量化的結(jié)果用代碼（可以是二進(jìn)制，也可以是其他進(jìn)制）表示出來(lái)，這個(gè)過程稱為編碼，這些代碼也是A/D轉(zhuǎn)換器的輸出數(shù)字量。3.量化誤差：由于模擬電壓是連續(xù)的，那么不可能所有的電壓都能被量化單位△整除，所以量化過程不可避免地會(huì)引入誤差，這種誤差就叫做量化誤差。量化誤差屬于原理性誤差，無(wú)法消除。A/D轉(zhuǎn)換器的位數(shù)越多，各離散電平之間的差值就越小，量化誤差也越小。2.編碼：8.3A/D轉(zhuǎn)換器的基本原理第29頁(yè)，共40頁(yè)，2023年，2月20日，星期一8.2.2不同類型ADC的特點(diǎn)模數(shù)轉(zhuǎn)換器的種類很多，按工作原理的不同，可分成間接ADC和直接ADC。1.間接ADC先將輸入模擬電壓轉(zhuǎn)換成時(shí)間或頻率，然后再把這些中間量轉(zhuǎn)換成數(shù)字量，常用是雙積分型ADC。雙積分型ADC：先對(duì)輸入采樣電壓和基準(zhǔn)電壓進(jìn)行兩次積分，以獲得與采樣電壓平均值成正比的時(shí)間間隔，同時(shí)在這個(gè)時(shí)間間隔內(nèi)，用計(jì)數(shù)器對(duì)標(biāo)準(zhǔn)時(shí)鐘脈沖（CLK）計(jì)數(shù)，計(jì)數(shù)器輸出的計(jì)數(shù)結(jié)果就是對(duì)應(yīng)的數(shù)字量。特點(diǎn)：工作性能比較穩(wěn)定，且抗干擾能力強(qiáng)，其缺點(diǎn)是工作速度低。常用的集成芯片有CB7106CB71278.3A/D轉(zhuǎn)換器的基本原理第30頁(yè)，共40頁(yè)，2023年，2月20日，星期一2.直接ADC直接ADC是將輸入模擬量直接轉(zhuǎn)換成數(shù)字量，常用的有并聯(lián)比較型ADC和逐次逼近型ADC。并聯(lián)比較型ADC采用各量級(jí)同時(shí)并行比較，各位輸出碼同時(shí)并行產(chǎn)生，故轉(zhuǎn)換速度快，轉(zhuǎn)換速度與輸出碼位無(wú)關(guān)。其缺點(diǎn)是成本高、功耗大。n位輸出的ADC，需要2n個(gè)電阻、（2n－1）個(gè)比較器和D觸發(fā)器，以及復(fù)雜的編碼網(wǎng)絡(luò)，其元件數(shù)量隨位數(shù)的增加，以幾何級(jí)數(shù)上升。所以這種ADC適用于要求高速、低分辯率的場(chǎng)合。并聯(lián)比較型ADC逐次逼近型ADC逐次逼近型ADC的比較電壓，是逐個(gè)產(chǎn)生的，逐次與輸入電壓分別比較，以逐漸逼近的方式進(jìn)行模數(shù)轉(zhuǎn)換的。逐次逼近型ADC每次轉(zhuǎn)換都要逐位比較，需要（n+1）個(gè)節(jié)拍脈沖才能完成，所以它比并聯(lián)比較型ADC的轉(zhuǎn)換速度慢，比雙分積型ADC要快得多，屬于中速ADC器件。另外位數(shù)多時(shí)，它需用的元器件比并聯(lián)比較型少得多，所以它是集成ADC中，應(yīng)用較廣的一種。常用的集成芯片有ADC0804ADC08098.3A/D轉(zhuǎn)換器的基本原理第31頁(yè)，共40頁(yè)，2023年，2月20日，星期一并聯(lián)比較型A/D轉(zhuǎn)換器圖為并聯(lián)比較型A/D轉(zhuǎn)換器的電路結(jié)構(gòu)圖.1.組成：并聯(lián)比較型A/D轉(zhuǎn)換器是由電壓比較器、寄存器和代碼轉(zhuǎn)換電路三部分組成。圖8.3.68.3A/D轉(zhuǎn)換器的基本原理第32頁(yè)，共40頁(yè)，2023年，2月20日，星期一逐次漸近型A/D轉(zhuǎn)換器工作原理：逐次漸近就如稱重物，如13g的重物，有砝碼8g、4g、2g、1g。比較過程如表所示8.3A/D轉(zhuǎn)換器的基本原理第33頁(yè)，共40頁(yè)，2023年，2月20日，星期一逐次漸近型A/D轉(zhuǎn)換器的工作原理框圖如圖所示。它由比較器C、D/A轉(zhuǎn)換器、寄存器、時(shí)鐘脈沖源和控制邏輯等。工作原理：a.逐次漸近寄存器清零；b.先設(shè)寄存器狀態(tài)為最高位為1,其他位為0（如4位A/D轉(zhuǎn)換器為1000），經(jīng)過D/A轉(zhuǎn)換器后，送到比較器比較。組成:8.3A/D轉(zhuǎn)換器的基本原理第34頁(yè)，共40頁(yè)，2023年，2月20日，星期一若vo>vI

，則去掉這個(gè)1;若vo<vI

，則保留這個(gè)1.然后再將次高位設(shè)置成1,再進(jìn)行比較，逐位比較下去，直到最低位為止。這是寄存器所存的數(shù)碼即為輸出的數(shù)字量。特點(diǎn)：電路不太復(fù)雜，速度較快8.3A/D轉(zhuǎn)換器的基本原理第35頁(yè)，共40頁(yè)，2023年，2月20日，星期一ADC0809引腳及使用說(shuō)明

ADC0809采樣頻率為8位，以CMOS集成工藝制成。單個(gè)＋5V電源供電，模擬輸入電壓范圍0～＋5V，不需零點(diǎn)和滿刻度校準(zhǔn)，輸出電壓范圍為0～5V，轉(zhuǎn)換時(shí)間為100μs。功耗低，約為15mW。管腳圖8.3A/D轉(zhuǎn)換器的基本原理第36頁(yè)，共40頁(yè)，2023年，2月20日，星期一ADC0809的典型應(yīng)用8通道數(shù)據(jù)采集系統(tǒng)8.3A/D轉(zhuǎn)換器的基本原理第37